“除法电路”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果1509272个，建议您升级VIP下载更多相关专利

[发明专利]时钟净化锁相环-CN200980139870.4有效
发明人：林义乡;罗杰·布罗肯布拉夫 -专利权人：高通股份有限公司
申请日： 2009-10-08 - 公布日： 2011-09-07 - 主分类号： H03L7/22 文献下载
摘要：在一个示范性设计中，集成电路包括PLL和模/数转换器(ADC)。所述PLL接收以一分数除法器比率产生且归因于突发性跳频而具有杂散信号的第一时钟信号。所述第一时钟信号可由所述集成电路外部的分数N频率合成器产生。所述PLL以一整数除法器比率产生第二时钟信号且所述第二时钟信号具有减少的杂散信号。所述集成电路可进一步包括低噪声放大器(LNA)，所述低噪声放大器可归因于使用所述PLL净化所述第一时钟信号而观测到经由所述集成电路的衬底耦合的较少杂散信号。
时钟净化锁相环

[发明专利]复数除法器及其相关方法-CN201210046166.8有效
发明人：李宜霖 -专利权人：瑞昱半导体股份有限公司
申请日： 2012-02-24 - 公布日： 2012-10-17 - 主分类号： G06F7/52 文献下载
摘要：本发明提供一种用来对一第一复数以及一第二复数进行除法运算以得到一计算结果的复数除法器及其相关方法，该复数除法器包含有一计算单元以及一除法单元。该计算单元用来接收该第一复数以及该第二复数，并依据该第一复数以及该第二复数以产生一第三复数，且依据该第二复数以产生一实数；该除法单元耦接于该计算单元，且用来接收该第三复数以及该实数，并将该第三复数除以该实数以得到该计算结果
复数法器及其相关方法

[发明专利]一种浮点除法部件中提前终止循环计算的方法及电路-CN03155044.4有效
发明人：刘华平;胡伟武 -专利权人：中国科学院计算技术研究所
申请日： 2003-08-26 - 公布日： 2004-04-07 - 主分类号： G06F7/52 文献下载
摘要：本发明涉及微处理器体系结构技术领域，为当代微处理器加快浮点除法部件的计算速度同时降低该部件功耗提供了一种新型的处理方法。该方法对使用SRT算法的浮点除法部件来说，在执行浮点除法循环计算过程中，如果发现部分余数为零，则立即停止循环；然后直接给出最后商同时判断出该商为浮点除法的精确结果。从而达到减小循环次数，加快浮点除法速度同时降低功耗的目的。
一种浮点除法部件提前终止循环计算方法电路

[发明专利]一种FPGA实现可变位宽除法的方法及装置-CN201910037788.6在审
发明人：温士魁 -专利权人：中科亿海微电子科技（苏州）有限公司
申请日： 2019-01-16 - 公布日： 2019-05-21 - 主分类号： G06F7/535 文献下载
摘要：本公开提供了一种FPGA实现可变位宽除法的方法，包括：S1，将除数分解成n段，并调用基础位数除法单元，将分解的第一段除以被除数，得出第一段的第一商数和第一余数；S2，将所述第一余数与第二段除数组合，并且继续除以被除数，得出第二段的第二商数和第二余数；将此第二余数和第三段除数拼接，然后除以被除数，得出第三段的第三商数和第三余数；S3，重复上述过程，直至得到第n商数和第n余数，所述第n余数即为可变位宽除法所求的余数，第一商数至第n商数的n段商的拼接即为可变位宽除法所求的商数，运算结束。本公开FPGA实现可变位宽除法的方法能够实现任意位宽的除法运算，并且比传统方法移位除法速度提大幅高。
余数商数除法可变位除数被除数拼接分解除法单元除法运算位宽移位调用运算重复

[发明专利]光除法模块、光子神经网络芯片、芯片系统及光除法器-CN202010068336.7有效
发明人：李智;吴建兵;白冰;赵斌 -专利权人：光子算数(北京)科技有限责任公司
申请日： 2020-01-20 - 公布日： 2023-10-20 - 主分类号： G06E3/00 文献下载
摘要：本申请提供一种光除法模块、光子神经网络芯片、芯片系统及光除法器，光除法模块包括n个级联的、具有确定的损耗和分束比例的分束器，n个分束器构成具有一个输入端和至少n+1个输出端的分束器连接结构，分束器连接结构的输入端用于接收待进行除法运算的光输入信号该光除法模块可以实现光域中的除法操作，且可以设置于相关需要进行光信号除法运算的设备中，从而降低这类设备的复杂度，具有较高的应用价值。
除法模块光子神经网络芯片系统法器

[发明专利]一种超长位数除法的处理方法和计算机可读存储介质-CN202010617924.1在审
发明人：戚建淮;郑伟范;刘建辉;唐娟;宋晶;韩丹丹 -专利权人：深圳市永达电子信息股份有限公司
申请日： 2020-06-30 - 公布日： 2020-10-27 - 主分类号： G06F7/535 文献下载
摘要：本发明涉及一种超长位数除法的处理方法，包括：S1、基于编码模式和计算进制基数对超长位数进行编码，以生成分层级的超长位数编码；S2、根据参与超长位数除法的超长位数的符号和所述超长位数生成的所述超长位数编码进行除法运算实施本发明的超长位数除法的处理方法和计算机可读存储介质，通过将一个超长位数N进行编码符号提取，然后通过计算编码层级和每个层级对应的层级基数，从而提供一种超过目前计算机能处理位数的超长位数的编码方法，并且进一步的提供了基于超长位数编码的除法计算方法，能够实现超快的超大数值的除法运算，从而适应大数据分析、处理、计算等大算力计算任务需要。
一种超长位数除法处理方法计算机可读存储介质

[发明专利]一种基于Verilog减法运算的CPLD平台除法实现方法-CN202110888440.5在审
发明人：刘运录;罗阳;杜俊 -专利权人：贵阳航空电机有限公司
申请日： 2021-08-03 - 公布日： 2021-12-07 - 主分类号： H02P23/00 文献下载
摘要：本发明公开了一种基于Verilog减法运算的CPLD平台除法实现方法，包括如下步骤：CPLD寄存器接收并转换无刷电机转速信息数据，二进制保存以得到二进制的转速信息结果；将转速信息结果进行二分法的减法算法，并将二分法减法算法转换为二进制除法运算；利用移位方式在CPLD逻辑芯片中，实现PI控制算法中的乘除积分运算，实现CPLD平台的除法算法形成除法器。本发明在CPLD平台上，通过二分法的减法转换方式实现除法运算，进而实现在CPLD平台的无刷直流电机的PI控制，其CPLD为逻辑芯片能进行PI的乘、除、积分的逻辑运算，实现CPLD平台的除法计算，可实现高速计算从而满足在
一种基于 verilog 减法运算 cpld 平台除法实现方法

[发明专利]LIC部、图像解码装置以及图像编码装置-CN202080019468.9在审
发明人：八杉将伸;佐佐木瑛一;中条健;猪饲知宏 -专利权人：夏普株式会社;鸿颖创新有限公司
申请日： 2020-03-03 - 公布日： 2021-11-05 - 主分类号： H04N19/105 文献下载
摘要：图像编码、解码处理中使用的除法参照表格，但存在表格的存储器使用量大这样的课题。另外，在使用表格将除法变为乘法而进行线性近似的情况下，乘法所需要的位宽变大，存在电路规模增大的课题。
lic 图像解码装置以及编码

[发明专利]感应电动机的矢量控制设备-CN93109265.5无效
发明人：山田哲夫 -专利权人：株式会社明电舍
申请日： 1993-08-05 - 公布日： 1997-06-25 - 主分类号： H02P5/40 文献下载
摘要：在矢量控制设备中，除法器(13)用于接收来自次级磁通指令放大器(11)的激励指令λ2d*/M*，所述的放大器根据从速度检测器得出的角频率ωγ，输出λ2d*/M*。除法器接收来自激励电感M1补偿电路(12，12′)的激励电感变化量AMn，使AMn被λ2d*/M*除，使得到的输出值加到一阶超前元件计算方框(I2)，这样就得到感应电动机初级电流d轴分量的目标值iid*
感应电动机矢量控制设备

[发明专利]一种模拟电压除法器电路-CN201810181138.4有效
发明人：凌云;肖伸平;陈刚;周维龙 -专利权人：湖南工业大学
申请日： 2016-01-04 - 公布日： 2022-01-18 - 主分类号： G06F7/535 文献下载
摘要：本发明公开了一种包括比例值计算单元、模拟结果输出单元的模拟电压除法器电路，其核心是并行A/D转换器与并行D/A转换器，用于计算两个输入电压间的比例值并同时输出数字信号形式的比例值结果与模拟信号形式的比例值结果
一种模拟电压法器电路

[发明专利]一种模拟乘除法运算电路-CN201310060157.9有效
发明人：李泽宏;蒋汇;曾智;刘广涛;吴明进;张仁辉 -专利权人：电子科技大学
申请日： 2013-02-26 - 公布日： 2013-05-15 - 主分类号： G06F7/52 文献下载
摘要：一种模拟乘除法运算电路，属于模拟电路领域。包括四个达林顿管或是呈达林顿连接的三极管构成的晶体管，三个输入电流源和一个输出电流。
一种模拟除法运算电路

[发明专利]一种适用于ECC的双域统一算术运算电路-CN201010170519.6无效
发明人：白国强;陈刚;陈弘毅 -专利权人：清华大学
申请日： 2010-05-06 - 公布日： 2010-09-22 - 主分类号： G06F7/72 文献下载
摘要：本发明提出了一种适用于ECC的双域统一算术运算电路，该电路支持素数域和二元域上的Montgomery乘法和除法，而且不依赖于特殊的有限域参数，灵活通用，适合各种ECC应用以及其他应用；工作频率高，性能高，适用于高速应用；具有规整的结构，便于半定制的电路设计，半定制设计可以取得比标准单元设计更好的效果。
一种适用于 ecc 统一算术运算电路

[发明专利]具有数据处理的方法和装置-CN202011106670.3在审
发明人：伊戈尔·瓦瑟利佐夫;张祐锡;黄荣南 -专利权人：三星电子株式会社
申请日： 2020-10-15 - 公布日： 2021-04-16 - 主分类号： G06N3/04 文献下载
摘要：一种处理器实现的数据处理方法包括：对包括除法运算在内的激活函数的输入数据进行归一化；通过从存储器读取根据经归一化的输入数据进行寻址的第一查找表的值，确定与除法运算的被除数相对应的被除数数据；通过对被除数数据进行累加，确定与除法运算的除数相对应的除数数据；以及确定与除法运算的输出相对应的激活函数的输出数据，其中，除法运算的输出是通过从存储器读取根据被除数数据和除数数据进行寻址的第二查找表的值而获得的。
具有数据处理方法装置

[发明专利]一种气固两相流流量监测装置及方法-CN202211058293.X在审
发明人：鹿家麒;姚兴龙;郭松;张南;王远;赵元财 -专利权人：西安热工研究院有限公司
申请日： 2022-08-30 - 公布日： 2023-01-13 - 主分类号： G01F7/00 文献下载
摘要：本发明公开一种气固两相流流量监测装置，包括测量端和监测端；所述测量端包括探头、连杆、风速模块和应变片，其中，探头通过连杆固定于流道内壁面上，应变片设置在所述连杆上；风速模块布置于流道内；所述监测端包括控制单元，控制单元包括减法器、第一除法器和第二除法器，应变片和风速模块均与减法器输入端电连接；所述减法器输出端和探头均与第一除法器的输入端电连接，所述第一除法器和第二除法器电连接。
一种两相流流监测装置方法

[发明专利]一种基于cordic算法的除法器-CN202111038841.8有效
发明人：刘睿;张亚国;楼红伟 -专利权人：深圳智微电子科技有限公司
申请日： 2021-09-06 - 公布日： 2023-10-03 - 主分类号： G06F7/535 文献下载
摘要：本发明涉及一种基于cordic算法的除法器，该除法器对输入模块接收的分母利用位宽获取模块获取有效位宽，基于有效位宽获得新的分子，基于新的分子和分母在除法运算模块求取商，通过校正模块基于有效位宽对商进行移位获取输入模块的接收的分子和分母的商根据本发明的除法器，利用分母的有效位宽获得新的分子，并对新的分子和分母在除法运算模块求取商，然后基于有效位宽获得分子分母实际的商，避免对数值相差较大的分子分母求商，能够解决在分母远大于分子时出现的精度骤降的问题
一种基于 cordic 算法法器