“鉴相器中”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果17387893个，建议您升级VIP下载更多相关专利

[发明专利]延迟锁相环电路-CN200910197821.8无效
发明人：段新东 -专利权人：上海宏力半导体制造有限公司
申请日： 2009-10-28 - 公布日： 2010-04-21 - 主分类号： H03L7/085 文献下载
摘要：本发明公开一种延迟锁相环电路，该延迟锁相环电路包括鉴相电路、电荷泵以及压控延迟线，该鉴相电路包括一防错锁电路和一鉴相器，其通过将该防错锁电路输出端耦合至该鉴相器，通过该防错锁电路使该鉴相器在电路启动时延迟一个脉冲，解决了延迟锁相环电路在启动时鉴相器反馈输入信号延时小于0.5TCLK会出现错误锁定的问题。
延迟锁相环电路

[发明专利]一种DRAM时钟同步系统-CN201610104422.2有效
发明人：刘成;郭晓锋;梁超 -专利权人：西安紫光国芯半导体有限公司
申请日： 2016-02-26 - 公布日： 2018-10-16 - 主分类号： H03L7/10 文献下载
摘要：本发明公开一种DRAM时钟同步系统，包括接收器、DLL延迟链、DLL鉴相器和DLL控制电路；输入时钟信号线连接接收器的输入端和DLL鉴相器的第一输入端，接收器的输出端通过DLL延迟链的输入端；DLL延迟链的输出端连接DLL鉴相器的第二输入端；DLL鉴相器的输出端通过DLL控制电路连接DLL延迟链。本发明取消了现有技术中能够引起同步误差的反馈电路，将输入时钟和输出时钟dps直接进入DLL鉴相器，当DLL锁定后，DLL鉴相器的两个输入时钟的上升沿对齐，即输入时钟和输出时钟的上升沿对齐。
一种 dram 时钟同步系统

[实用新型]一种DRAM时钟同步系统-CN201620143396.X有效
发明人：刘成;郭晓锋;梁超 -专利权人：西安紫光国芯半导体有限公司
申请日： 2016-02-26 - 公布日： 2016-07-27 - 主分类号： H03L7/10 文献下载
摘要：本实用新型公开一种DRAM时钟同步系统，包括接收器、DLL延迟链、DLL鉴相器和DLL控制电路；输入时钟信号线连接接收器的输入端和DLL鉴相器的第一输入端，接收器的输出端通过DLL延迟链的输入端；DLL延迟链的输出端连接DLL鉴相器的第二输入端；DLL鉴相器的输出端通过DLL控制电路连接DLL延迟链。本实用新型取消了现有技术中能够引起同步误差的反馈电路，将输入时钟和输出时钟dps直接进入DLL鉴相器，当DLL锁定后，DLL鉴相器的两个输入时钟的上升沿对齐，即输入时钟和输出时钟的上升沿对齐。
一种 dram 时钟同步系统

[发明专利]一种光纤分布式振动传感系统及鉴相非线性误差修正方法-CN201710548596.2有效
发明人：彭飞;吴宇;宋情 -专利权人：成都电科光研科技有限公司
申请日： 2017-07-05 - 公布日： 2023-08-04 - 主分类号： G01H9/00 文献下载
摘要：本发明公开一种光纤分布式振动传感系统及鉴相非限行误差修正方法，涉及信号处理技术领域，包括依次连接的连续激光光源、第一耦合器、声光调制器、光纤放大器、环形器、光纤耦合器、平衡探测器、模拟鉴相电路模块、控制显示终端和声光调制器驱动器，还包括与模拟鉴相电路模块相连的信号发生器；声光调制器驱动器与声光调制器连接；第一耦合器中的输出端分别与声光调制器和光纤耦合器连接；环形器的输出端与光纤耦合器连接，另一输出端依次连接传感光纤和压电陶瓷；模拟鉴相电路模块为双路参考鉴相电路。本发明解决的问题为：(1)需要较高性能的数字信号检测和处理设备，成本高；(2)采用DCM和反正切等传统的数字鉴相处理过程，过程繁琐复杂。
一种光纤分布式振动传感系统非线性误差修正方法

[发明专利]用于冷原子干涉型重力仪中拉曼光锁相的鉴频鉴相器-CN201710566477.X有效
发明人：翁堪兴;吴彬;程冰;周寅;林强 -专利权人：浙江工业大学
申请日： 2017-07-12 - 公布日： 2023-05-23 - 主分类号： G01J9/00 文献下载
摘要：用于冷原子干涉型重力仪中拉曼光锁相的鉴频鉴相器，包括双路超高速比较电路单元1、可编程倍频电路单元2和鉴频鉴相电路单元3，可快速对冷原子干涉型重力仪中的拉曼光鉴频鉴相，具有高稳定性，响应快等优点。
用于原子干涉重力仪中拉曼光锁相鉴频鉴相器

[实用新型]用于冷原子干涉型重力仪中拉曼光锁相的鉴频鉴相器-CN201720841517.2有效
发明人：翁堪兴;吴彬;程冰;周寅;林强 -专利权人：浙江工业大学
申请日： 2017-07-12 - 公布日： 2018-03-02 - 主分类号： G01J9/00 文献下载
摘要：用于冷原子干涉型重力仪中拉曼光锁相的鉴频鉴相器，包括双路超高速比较电路单元(1)、可编程倍频电路单元(2)和鉴频鉴相电路单元(3)，可快速对冷原子干涉型重力仪中的拉曼光鉴频鉴相，具有高稳定性，响应快等优点
用于原子干涉重力仪中拉曼光锁相鉴频鉴相器

[发明专利]鉴频鉴相器、锁相环以及电子设备-CN202210290537.0在审
发明人：张津海 -专利权人：华为技术有限公司
申请日： 2022-03-23 - 公布日： 2023-10-03 - 主分类号： H03L7/087 文献下载
摘要：本申请提供一种鉴频鉴相器、锁相环以及电子设备，涉及集成电路技术领域，该鉴频鉴相器在进行鉴频鉴相处理时，相比传统方案消耗的时间要快至少一个数量级且精度更高。该鉴频鉴相器中，包括：两相同步逻辑电路、时间数字转换器、计数器以及鉴频鉴相逻辑电路，两相同步逻辑电路，接收本地时钟信号和参考时钟信号，计数器，确定参考时钟信号的n个周期内，本地时钟信号的完整周期的第一数量，时间数字转换器，确定系数以及参考时钟信号的n个周期内，本地时钟信号的不完整周期中的单位步长的第二数量；鉴频鉴相逻辑电路，根据第一数量、第二数量以及系数，确定在参考时钟信号的n个周期内，参考时钟信号与本地时钟信号的第一相位差
鉴频鉴相器锁相环以及电子设备

[发明专利]一种可调幅调相的正弦波产生装置及方法-CN201910459118.3在审
发明人：段发阶;王宪全;蒋佳佳;黄婷婷;傅骁;孙中波;卜令冉 -专利权人：天津大学
申请日： 2019-05-29 - 公布日： 2019-08-16 - 主分类号： H03B28/00 文献下载
摘要：本发明公开一种可调幅调相的正弦波产生装置及方法，装置中FPGA通过其IO脚与模拟开关的控制端连接；FPGA通过IO脚与D/A芯片连接；FPGA通过IO脚与90°相位延迟器连接；FPGA通过IO脚与180°相位延迟器连接；加法器有两个输入端，一个输入端通过导线与调幅鉴相器连接，另一个输入端通过导线与D/A芯片连接；加法器与调幅积分器连接；调幅积分器与模拟开关连接；模拟开关与带通滤波器连接；带通滤波器与调相鉴相器连接；调相鉴相器的控制端与90°相位延迟器连接；调相鉴相器输出端与调相积分器的输入端连接；调相积分器的输出端与带通滤波器的控制端连接；带通滤波器的输出端与调幅鉴相器的输入端连接；调幅鉴相器的控制端与180°相位延迟器的输出端连接。
调幅鉴相器带通滤波器相位延迟器积分器控制端模拟开关输出端输入端正弦波产生装置输入端连接加法器输出端连接

[实用新型]一种可调幅调相的正弦波产生装置-CN201920809270.5有效
发明人：段发阶;王宪全;蒋佳佳;黄婷婷;傅骁;孙中波;卜令冉 -专利权人：天津大学
申请日： 2019-05-29 - 公布日： 2020-01-24 - 主分类号： H03B28/00 文献下载
摘要：本实用新型公开一种可调幅调相的正弦波产生装置，装置中FPGA通过其IO脚与模拟开关的控制端连接；FPGA通过IO脚与D/A芯片连接；FPGA通过IO脚与90°相位延迟器连接；FPGA通过IO脚与180°相位延迟器连接；加法器有两个输入端，一个输入端通过导线与调幅鉴相器连接，另一个输入端通过导线与D/A芯片连接；加法器与调幅积分器连接；调幅积分器与模拟开关连接；模拟开关与带通滤波器连接；带通滤波器与调相鉴相器连接；调相鉴相器的控制端与90°相位延迟器连接；调相鉴相器输出端与调相积分器的输入端连接；调相积分器的输出端与带通滤波器的控制端连接；带通滤波器的输出端与调幅鉴相器的输入端连接；调幅鉴相器的控制端与180°相位延迟器的输出端连接。
调幅鉴相器带通滤波器相位延迟器积分器控制端模拟开关输出端输入端输入端连接加法器正弦波产生装置本实用新型输出端连接

[实用新型]鉴相鉴幅触电漏电动作继电器-CN99251608.0无效
发明人：俞维林 -专利权人：俞维林
申请日： 1999-10-25 - 公布日： 2000-09-20 - 主分类号： H02H3/32 文献下载
摘要：一种鉴相鉴幅触电漏电继电器,它由零序电流互感器和信号分析控制器所组成,配接交流接触器后,组成触电漏电保护装置。信号分析控制器由鉴相鉴幅电路与鉴频电路组成,能鉴别出用电线路中的触电或漏电(包括突变漏电和缓变漏电)。触电动作灵敏度高,漏电则在漏电矢量超限时动作。
鉴相鉴幅触电漏电动作继电器

[发明专利]一种用于倍频器电路的延迟锁定环-CN201810990604.3在审
发明人：贾海珑;王昕宇 -专利权人：上海奥令科电子科技有限公司
申请日： 2018-08-28 - 公布日： 2019-02-01 - 主分类号： H03L7/089 文献下载
摘要：本发明公开了一种基于DLL的改进结构，将DLL的锁定过程分解为两个过程，第一步是鉴相器环路粗锁过程。粗锁完成之后，第二步是将鉴相器鉴相模式自动切换到基于D‑触发器结构的鉴频鉴相器精锁模式，保证最终锁定状态下DLL输出信号具有更小的时钟抖动。本发明提供了一种用于倍频器电路的延迟锁定环，鉴频鉴相器与鉴相器相互配合，避免了鉴相器在环路电容上产生较大的电压波动，进而影响到压控延迟单元的延时抖动，以及输出信号的频谱纯度和时钟抖动。
鉴相器倍频器电路鉴频鉴相器延迟锁定环时钟抖动输出信号锁定模式自动切换压控延迟单元触发器结构电压波动改进结构过程分解环路电容频谱纯度延时抖动鉴相配合保证

[实用新型]一种双锁相环频率合成器-CN201920827396.5有效
发明人：方首道 -专利权人：中国电子科技集团公司第三十六研究所
申请日： 2019-06-03 - 公布日： 2020-02-07 - 主分类号： H03L7/18 文献下载
摘要：本实用新型的双锁相环频率合成器包括：数字鉴相器、低通滤波器、振荡器、分路器、模拟鉴相器和可编程分频器；数字鉴相器的第一输入端连接参考信号，数字鉴相器的输出端连接低通滤波器的第一输入端，低通滤波器的输出端连接振荡器的输入端，振荡器的输出端连接分路器的输入端，分路器的第一输出端连接模拟鉴相器的第一输入端，模拟鉴相器的第二输入端连接参考信号，模拟鉴相器的输出端连接低通滤波器的第二输入端，分路器的第二输出端连接所述可编程分频器的输入端，可编程分频器的输出端连接数字鉴相器的第二输入端。
输出端连接输入端低通滤波器模拟鉴相器数字鉴相器分路器可编程分频器本实用新型频率合成器振荡器输入端连接相环相位噪声指标捕捉

[发明专利]原子钟伺服系统、设备、用于同步鉴相的方法及装置-CN201610071393.4在审
发明人：侯群 -专利权人：江汉大学
申请日： 2016-02-01 - 公布日： 2016-07-06 - 主分类号： H03L7/26 文献下载
摘要：本发明公开了一种原子钟伺服系统、设备、用于同步鉴相的方法及装置，其系统包括：微处理器，发送频率合成指令、79Hz键控调频信号和79Hz鉴相信号；频率合成器，与所述微处理器连接；物理系统，对所述综合调制信号进行量子鉴频；相位调整模块，接收所述79Hz鉴相信号并对所述79Hz鉴相信号进行相位调整；同步鉴相模块，接收所述物理系统鉴频信号和经相位调整后的所述79Hz鉴相信号；其中，所述同步鉴相模块将同步鉴相的结果传输至所述微处理器，使所述微处理器产生对应的同步鉴相压控信号传输至晶体振荡器。本发明实现了根据实际原子钟，精确修改同步鉴相信号的相位，以达到提高伺服同步鉴相的精度的有益效果。
原子钟伺服系统设备用于同步方法装置

[发明专利]一种环路跟踪方法及系统-CN201510083235.6在审
发明人：薛志芹;汪平平 -专利权人：航天恒星科技有限公司
申请日： 2015-02-15 - 公布日： 2016-06-01 - 主分类号： G01S19/24 文献下载
摘要：本发明提供了一种环路跟踪方法和系统，该方法包括：将接收到的卫星信号转换为数字中频信号；根据所述数字中频信号，计算即时支路、超前支路和滞后支路的相干积分值；将即时支路上的相干积分值输入载波环鉴相器，并将超前支路和滞后支路上的相干积分值输入码环鉴相器；建立线性状态方程，将载波环鉴相器和码环鉴相器输出的结果作为观测向量进行卡尔曼滤波。本发明采用卡尔曼滤波与传统跟踪环路的耦合，将码环鉴相器与载波环鉴相器输出作为一个整体进行自适应处理，实现环路噪声带宽的动态调节，使其能够随着环境的变化而实时的、自适应的得到调整，充分发挥卡尔曼滤波在动态数据处理中的优势
一种环路跟踪方法系统

[发明专利]一种自动频率校准电路-CN202010919169.2有效
发明人：唐路;杨阳;唐旭升;张有明;陈小云 -专利权人：东南大学
申请日： 2020-09-04 - 公布日： 2023-10-27 - 主分类号： H03H11/04 文献下载
摘要：本发明公开了一种自动频率校准电路，包括AFC模块、计数模块、加法器、分频器、鉴相器和数控振荡器，其中，AFC模块分别连接数控振荡器、计数模块和加法器，鉴相器通过加法器连接至数控振荡器，数控振荡器通过分频器连接计数模块，计数模块分别连接AFC模块和鉴相器；AFC模块用于根据计数模块获取的计数值，对输入的目标频率控制字FCW进行高位或中位校准，每个周期校准一位，最终实现粗调和中调，控振荡器根据校准后的校准频率控制字产生频率信号，分频器对频率信号进行分频，计数模块对分频器分频后的频率信号的上升沿和下降沿进行计数，并在粗调和中调时将计数值送给AFC模块，在精调时将计数值送给鉴相器，鉴相器根据计数值实现精调。
一种自动频率校准电路