|
钻瓜专利网为您找到相关结果 3405071个,建议您 升级VIP下载更多相关专利
- [实用新型]一种开关电路-CN202222292446.9有效
-
杨家奇
-
杰平方半导体(上海)有限公司
-
2022-08-30
-
2022-12-27
-
H03K17/16
- 本实用新型提供一种开关电路,开关电路的第一PMOS管的源极和衬底以及第一NMOS管的源极和衬底均连接输入端,第二NMOS管的源极和衬底以及第二PMOS管的源极和衬底均连接输出端。使得开关电路导通时,由于第一PMOS管的衬底和第一NMOS管的衬底均与输入端短接,第二PMOS管的衬底和第二NMOS管的衬底均与输出端短接,促使第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管没有偏置,从而解决了开关电路中PMOS管和NMOS管的衬底偏置效应产生的对阈值电压的影响以及导通电阻增大等问题,还解决了输出端串扰所述输入端造成的漏电风险。
- 一种开关电路
- [实用新型]一种模拟开关-CN202222389805.2有效
-
杨家奇
-
杰平方半导体(上海)有限公司
-
2022-09-08
-
2022-12-30
-
H03K17/16
- 本实用新型提供一种模拟开关,通过第一PMOS管的源极和衬底、第二PMOS管的源极和衬底、第三PMOS管的衬底、第四NMOS管的源极、第五NMOS管的源极和第六PMOS管的漏极连接在第一节点处,使得第一PMOS管、第二PMOS管、第四NMOS管、第五NMOS管和第六PMOS管构成第三PMOS管的偏置电路;第一NMOS管的源极和衬底、第二NMOS管的源极和衬底、第三NMOS管的衬底、第四PMOS管的源极和衬底、第五PMOS管的源极和衬底以及第六NMOS管的漏极连接在第二节点处,使得第一NMOS管、第二NMOS管、第四PMOS管、第五PMOS管和第六NMOS管构成第三NMOS管的偏置电路,从而解决了输出端串扰输入端造成的漏电风险以及第三PMOS管和第三NMOS管因衬底偏置效应产生的问题。
- 一种模拟开关
- [实用新型]一种开关电路-CN202222365142.0有效
-
杨家奇
-
杰平方半导体(上海)有限公司
-
2022-09-06
-
2023-01-06
-
H03K17/16
- 本实用新型提供一种开关电路,开关电路的第一PMOS管的源极和衬底、第二PMOS管的源极和衬底、第四PMOS管的衬底和第三PMOS管的漏极均连接在第一节点处,第一NMOS管的源极和衬底、第二NMOS管的源极和衬底、第四NMOS管的衬底和第三NMOS管的漏极均连接在第二节点处,使得开关电路关闭时第一NMOS管、第二NMOS管、第四NMOS管、第一PMOS管、第二PMOS管和第四PMOS管可以完全关闭,从而解决了输出端串扰输入端造成的漏电风险;在导通时通过第一节点处的电压来确定第四PMOS管的衬底电压,第二节点处的电压来确定第四NMOS管的衬底电压,从而解决第四PMOS管和第四NMOS管因衬底偏置效应产生的问题。
- 一种开关电路
- [发明专利]混合取向技术中静态随机存储器及写入冗余度改善的方法-CN201310491998.5无效
-
俞柳江
-
上海华力微电子有限公司
-
2013-10-18
-
2014-02-12
-
H01L27/11
- 一种混合取向技术中的静态随机存储器,包括:硅基衬底,并在所述硅基衬底上形成(100)衬底晶向<110>沟道取向之第一衬底和(110)衬底晶向<110>沟道取向之第二衬底;浅沟槽隔离,间隔设置在所述硅基衬底内;NMOS器件,设置在所述硅基衬底之第一衬底上;PMOS器件,设置在所述硅基衬底之第二衬底上;上拉晶体管,为PMOS晶体管,并设置在所述硅基衬底之第一衬底上。本发明通过对所述NMOS器件采用(100)衬底晶向<110>沟道取向之第一衬底,对所述PMOS器件采用(110)衬底晶向<110>沟道取向之第二衬底,对所述上拉晶体管采用(100)衬底晶向<110>沟道取向之第一衬底,降低所述上拉晶体管的载流子迁移率,增大所述上拉晶体管的等效电阻,进而提高所述静态随机存储器之写入冗余度。
- 混合取向技术静态随机存储器写入冗余改善方法
|