“北京华碳元芯电子科技有限责任公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果96个，建议您升级VIP下载更多相关专利

[发明专利]基于可降解聚合物和微流道制备本征碳纳米管阵列的方法-CN202210387265.6在审
发明人：曹宇;白兰;梁学磊;陈醒醒 -专利权人：北京大学;北京元芯碳基集成电路研究院;北京华碳元芯电子科技有限责任公司;太原元芯碳基薄膜电子研究院有限公司
申请日： 2022-04-14 - 公布日： 2023-10-27 - 主分类号： C01B32/168 文献下载
摘要：本发明公开了一种基于可降解聚合物和微流道制备本征碳纳米管阵列的方法。采用含有可降解基团的共轭聚合物分离制备高纯度半导体碳纳米管溶液，并基于此溶液采用微流道两相限域自组装法同时在两片衬底上制备高密度碳纳米管阵列，随后使用弱酸性溶剂将碳纳米管表面包裹的可降解聚合物分解为小分子，经过后续清洗、退火等工序，使其完全从碳纳米管表面去除，得到高半导体纯度、高密度和表面无聚合物包裹的本征碳纳米管阵列，为实现碳纳米管的极限性能奠定了材料基础，有利于碳纳米管电子技术的早日应用。
基于降解聚合物微流道制备纳米阵列方法

[发明专利]一种本征型半导体碳纳米管的制备方法-CN202210387364.4在审
发明人：白兰;曹宇;梁学磊;陈醒醒 -专利权人：北京大学;北京元芯碳基集成电路研究院;北京华碳元芯电子科技有限责任公司;太原元芯碳基薄膜电子研究院有限公司
申请日： 2022-04-14 - 公布日： 2023-10-27 - 主分类号： C01B32/16 文献下载
摘要：本发明公开了一种本征型半导体碳纳米管材料的制备方法。通过使用可降解共轭聚合物替代常用的分离聚合物，可实现半导体碳纳米管的分离提纯及表面聚合物的去除。本发明使用的聚合物在保证了半导体碳纳米管的分离产率和高纯度的基础上，在弱酸条件下即可快速降解，分解为小分子，从碳纳米管表面去除，使半导体碳纳米管表现其本征性能。因此，采用本发明的方法可制备得到具有其本征性能的半导体碳纳米管材料，且工艺简单，条件温和，稳定高效，可广泛应用于碳基电子领域。
一种半导体纳米制备方法

[发明专利]一种防静电芯片座-CN202210326140.2在审
发明人：魏楠;刘振;许海涛 -专利权人：北京大学;北京元芯碳基集成电路研究院;北京华碳元芯电子科技有限责任公司
申请日： 2022-03-30 - 公布日： 2023-10-24 - 主分类号： H01L23/14 文献下载
摘要：本发明公开了一种防静电芯片座，包括固定于带有电极和引脚的基板上的新材料芯片和防静电元件，所述新材料芯片固定于所述基板的第一表面且与所述电极连接，所述防静电元件固定于所述基板第一或第二表面且与所述电极连接，所述电极与所述引脚电连接。所述新材料芯片为碳基材料芯片或二维材料芯片。本发明提供的防静电芯片座能在超出工作电压的静电放电情况下，启用防静电元件，有效导通进行放电，从而全方位最大程度保护新材料芯片，特别是碳基材料、二维材料芯片免受静电放电伤害。
一种静电芯片

[发明专利]一种可降解共轭聚合物、制备方法及应用-CN202210354231.7在审
发明人：白兰;曹宇;梁学磊;陈醒醒 -专利权人：北京大学;北京元芯碳基集成电路研究院;北京华碳元芯电子科技有限责任公司;太原元芯碳基薄膜电子研究院有限公司
申请日： 2022-04-06 - 公布日： 2023-10-24 - 主分类号： C08G12/08 文献下载
摘要：本发明公开了一种可降解共轭聚合物、制备方法及应用。通过分子结构和合成工艺设计，通过在聚合物主链中引入亚胺键(C＝N)直接与芳杂环连接可保证聚合物主链的共轭结构，保证了半导体碳纳米管的分离产率和高纯度；C＝N键在弱酸条件下可快速降解，使聚合物分解为小分子，从碳纳米管表面去除。采用本发明制备的聚合物可高效分离半导体碳纳米管，并在弱酸性条件下快速从碳纳米管表面去除，得到具有其本征性能的半导体碳纳米管材料，相较于常用的分离半导体碳纳米管用共轭聚合物，不仅能够实现半导体碳纳米管的分离提纯，还能够实现包裹在碳纳米管表面聚合物的去除，工艺简单，可广泛应用于碳基电子领域。
一种降解共轭聚合物制备方法应用

[发明专利]基于碳纳米管肖特基二极管的单平衡混频器电路-CN202210303276.1在审
发明人：夏庆贞;刘洪刚;张志勇;彭练矛 -专利权人：北京大学;北京元芯碳基集成电路研究院;北京华碳元芯电子科技有限责任公司
申请日： 2022-03-25 - 公布日： 2023-10-10 - 主分类号： H03D7/14 文献下载
摘要：本发明提供了一种基于碳纳米管肖特基二极管的单平衡混频器电路，包括如下结构：碳纳米管肖特基二极管一端与180°混合结结构相连，一端与扇形开路线结构相连；射频输入阻抗匹配网络位于射频输入端口与180°混合结之间；本振输入阻抗匹配网络位于本振输入端口与180°混合结之间；扇形开路线结构位于碳纳米管肖特基二极管器件与1/4波长高阻抗微带线之间；1/4波长高阻抗微带线位于扇形开路线结构与空气桥之间；空气桥横跨在射频输入阻抗匹配网络之上；薄膜电阻和平板电容连接在中频输出线路上。本发明提供的混频器电路在高频频段可以实现更低的变频损耗，并且大幅降低了肖特基二极管器件的寄生电容以及无源器件的衬底损耗。
基于纳米管肖特基二极管平衡混频器电路

[发明专利]基于碳纳米管肖特基二极管的倍频器电路-CN202210303271.9在审
发明人：夏庆贞;刘洪刚;张志勇;彭练矛 -专利权人：北京大学;北京元芯碳基集成电路研究院;北京华碳元芯电子科技有限责任公司
申请日： 2022-03-25 - 公布日： 2023-10-03 - 主分类号： H03B19/16 文献下载
摘要：本发明提供基于碳纳米管肖特基二极管的倍频器电路，包括：碳纳米管肖特基二极管器件、低频带通滤波器、高频带通滤波器、输入阻抗匹配网络、输出阻抗匹配网络、射频输入端口和射频输出端口；碳纳米管肖特基二极管位于输入阻抗匹配网络与输出阻抗匹配网络之间；低频带通滤波器位于射频输入端口与输入阻抗匹配网络之间；高频带通滤波器位于射频输出端口与输出阻抗匹配网络之间；输入阻抗匹配网络位于低频带通滤波器与碳纳米管肖特基二极管的输入端口之间；输出阻抗匹配网络位于高频带通滤波器与碳纳米管肖特基二极管的输出端口之间。本发明提供的倍频器电路在高频频段实现更低的倍频损耗，大幅降低了肖特基二极管器件的寄生电容及无源器件的衬底损耗。
基于纳米管肖特基二极管倍频器电路

[发明专利]具有T型源漏电极的背栅场效应晶体管及其制备方法、CMOS反相器-CN202210273936.6在审
发明人：刘洪刚;张志勇;彭练矛 -专利权人：北京大学;北京元芯碳基集成电路研究院;北京华碳元芯电子科技有限责任公司
申请日： 2022-03-19 - 公布日： 2023-09-29 - 主分类号： H10K10/84 文献下载
摘要：本发明提供了具有T型源漏电极的背栅场效应晶体管及其制备方法以及CMOS反相器。该背栅场效应晶体管包括第一介质层；背栅结构，包括栅介质层与背栅电极；半导体有源层，设置于栅介质层远离第一介质层的一侧；阈值调控层，设置于半导体有源层远离栅介质层的一侧；第二介质层；源电极和源电极，设置于半导体有源层远离栅介质层的一侧并贯穿第二介质层、阈值调控层与半导体有源层接触；第三介质层，设置在第二介质层远离阈值调控层的表面，源电极与漏电极嵌设在第三介质层之内，以阈值调控层、第二介质层和第三介质层间隔开来。根据本发明的背栅场效应晶体管能够降低源漏电极边缘与碳纳米管沟道交界处的电场强度，从而抑制漏电极的反向隧穿电流。
具有漏电场效应晶体管及其制备方法 cmos 反相器

[发明专利]晶体管及其制造方法-CN201910879619.7有效
发明人：孟令款;张志勇;彭练矛 -专利权人：北京元芯碳基集成电路研究院;北京华碳元芯电子科技有限责任公司
申请日： 2019-09-18 - 公布日： 2023-08-25 - 主分类号： H10K71/10 文献下载
摘要：本申请公开了一种晶体管及其制造方法，主要包括：在衬底上形成碳纳米管；在碳纳米管上形成栅叠层结构；形成覆盖栅叠层结构的侧墙；形成至少覆盖侧墙的牺牲层；形成覆盖碳纳米管与牺牲层的金属层，部分位于源漏区域的金属层作为与碳纳米管接触的电接触；去除金属层的一部分以暴露牺牲层；以及去除牺牲层以暴露侧墙。在该制造方法中，当形成金属层时，金属层将会直接覆盖在牺牲层与碳纳米管上，经过牺牲层的隔离，避免了侧墙与金属层直接接触，通过去除牺牲层将覆盖在牺牲层上的金属层与器件分离，形成了源漏接触结构，以便源漏金属能够有效地与碳纳米管产生良好的浸润性，实现低电阻的欧姆接触。
晶体管及其制造方法

[发明专利]局部有序的半导体型碳纳米管薄膜、制备方法及沉积系统-CN202310571505.2在审
发明人：余飞鸽;涂紫东;夏煜 -专利权人：湘潭大学;北京大学;北京元芯碳基集成电路研究院;北京华碳元芯电子科技有限责任公司
申请日： 2023-05-19 - 公布日： 2023-08-04 - 主分类号： C01B32/168 文献下载
摘要：本发明提供一种局部有序的半导体型碳纳米管薄膜及其制备方法，通过采用含有偶氮苯结构的共轭聚合物提纯半导体型碳纳米管，在此基础上，结合有机溶剂形成的气氛下进行薄膜的沉积，控制形成局部有序、高密度、均匀的薄膜，再将半导体碳纳米管上包裹的聚合物去除，去除聚合物前后薄膜形貌保持一致，解决碳纳米管薄膜沉积过程、聚合物去除过程导致的碳纳米管薄膜不均匀，低密度的问题。
局部有序半导体纳米薄膜制备方法沉积系统

[发明专利]一种薄膜制备装置及方法-CN202210057851.4在审
发明人：杜晓东;许海涛 -专利权人： 北京华碳元芯电子科技有限责任公司
申请日： 2022-01-19 - 公布日： 2023-07-28 - 主分类号： B05C3/109 文献下载
摘要：本发明公开一种薄膜制备装置及方法，包括：第一容器，用于盛放薄膜溶液；第二容器，与第一容器连通；以及基片，设置于第二容器内；第一容器上具有连通内部的气口，通过气口向第一容器内通气加压，将第一容器内的薄膜溶液压入第二容器内直至浸没基片，再通过气口将第一容器内气体排出，第二容器内的薄膜溶液回流至第一容器，漏出基片，完成一次薄膜制备。本发明的薄膜制备装置通过气压控制溶液液面的上升和下降来实现提拉效果，基片保持固定无需进行提拉运动，从而避免由夹持基片的夹具运动引入机械振动；此外，本发明的薄膜制备装置形成薄膜的过程可以隔绝外界尘粒或气流扰动等影响，提高薄膜质量。
一种薄膜制备装置方法

[发明专利]一种薄膜制备装置及方法-CN202210057889.1在审
发明人：许海涛;杜晓东 -专利权人： 北京华碳元芯电子科技有限责任公司
申请日： 2022-01-19 - 公布日： 2023-07-28 - 主分类号： B05C3/109 文献下载
摘要：本发明公开一种薄膜制备装置及方法，包括：第一容器，用于盛放薄膜溶液；第二容器，与第一容器连通；以及基片，设置于第二容器内；第一容器上具有连通内部的气口，通过气口向第一容器内通气加压，将第一容器内的薄膜溶液压入第二容器内直至浸没基片，再通过气口将第一容器内气体排出，第二容器内的薄膜溶液回流至第一容器，露出基片，完成一次薄膜制备。本发明的薄膜制备装置通过气压控制溶液液面的上升和下降来实现提拉效果，基片保持固定无需进行提拉运动，从而避免由夹持基片的夹具运动引入机械振动；此外，本发明的薄膜制备装置形成薄膜的过程可以隔绝外界尘粒或气流扰动等影响，提高薄膜质量。
一种薄膜制备装置方法

[发明专利]一种基于碳基电路的多功能显示器及其制作方法-CN202010282090.3有效
发明人：梁学磊 -专利权人：北京元芯碳基集成电路研究院;北京大学;北京华碳元芯电子科技有限责任公司
申请日： 2020-04-11 - 公布日： 2023-07-18 - 主分类号： G06F3/041 文献下载
摘要：本发明公开了一种基于碳基电路的交互显示器，包括显示基板和位于所述显示基板上的多个像素单元，在像素单元和显示基板之间设置有碳基电路。同时还提出该交互显示器的制作方法，首先在显示基板上制备碳纳米材料薄膜，然后以该碳纳米材料薄膜为沟道材料制成碳基电路，进而在制有碳基电路的显示基板上制备像素单元。本发明提出的基于碳基电路的交互显示器可实现像素分辨率级别的非接触式触控，还可以实现显示器主动对外界进行探测，主动反馈，进而控制显示效果，此外，还利用发射及反射回来的红外信号实现对用户的健康状况进行监测。
一种基于电路多功能显示器及其制作方法

[发明专利]一种显示面板及其制作方法-CN202010282108.X有效
发明人：梁学磊 -专利权人：北京元芯碳基集成电路研究院;北京大学;北京华碳元芯电子科技有限责任公司
申请日： 2020-04-11 - 公布日： 2023-07-11 - 主分类号： H10K19/10 文献下载
摘要：本发明公开了一种显示面板及其制作方法，该显示面板包括基板、像素阵列区、信号控制电路，信号控制电路芯片为碳基CMOS芯片，可位于像素阵列区周边或者下层，与像素阵列区之间无引线贴合，并与像素阵列区一体化集成在所述基板1上；该显示面板边框的宽度可达到像素间距的量级或者为零。同时还提出该显示面板的制作方法，首先在基板上制备碳纳米材料薄膜，然后在碳纳米材料薄膜上制备p‑型晶体管和n‑型晶体管，连接构成碳纳米材料CMOS信号控制电路，接着在其表面生长绝缘层，最后在绝缘层上制备显示驱动TFT阵列电路、像素阵列，完成显示面板的制作。本发明提出的显示面板避免了通常显示面板生产中的信号控制芯片的贴合，还能实现像素间距级别的屏幕拼接。
一种显示面板及其制作方法

[发明专利]一种无掺杂晶体管器件制作方法-CN201910742395.5有效
发明人：孟令款;张志勇;彭练矛 -专利权人：北京元芯碳基集成电路研究院;北京华碳元芯电子科技有限责任公司
申请日： 2019-08-13 - 公布日： 2023-06-30 - 主分类号： H10K10/46 文献下载
摘要：本发明公开了一种无掺杂晶体管器件制作方法。该方法通过在衬底上形成的半导体结构上沉积第一接触孔刻蚀停止层，然后在其上沉积第一层层间介质层并进行CMP平坦化，定义源漏(SD)电极金属接触图形，并进行接触孔光刻及刻蚀，最后沉积源漏接触金属和局部互联金属。上述工艺可以应用在前栅工艺中和后栅工艺中。应用在后栅工艺中时，首先形成假栅，然后在后续工艺中去除沟槽中的假栅电极材料，并在其中沉积栅介质、金属栅及互连引线金属。本方法能够有效避免侧墙侧壁表面上沉积不必要的源漏金属导致的寄生电容问题。
一种掺杂晶体管器件制作方法

[发明专利]晶体管及其制造方法-CN201910711187.9有效
发明人：梁世博;樊晨炜;邱晨光;孟令款 -专利权人：北京元芯碳基集成电路研究院;北京华碳元芯电子科技有限责任公司
申请日： 2019-08-02 - 公布日： 2023-06-23 - 主分类号： H10K10/46 文献下载
摘要：本申请公开了一种晶体管及其制造方法，该晶体管的制造方法包括：在衬底上形成碳纳米管；在碳纳米管上形成栅叠层结构；以及在碳纳米管上形成电接触，其中，形成电接触的步骤包括：采用电镀工艺在碳纳米管的表面生长导电材料，在电镀过程中，栅叠层结构作为掩模。该制造方法通过将栅叠层结构作为掩模，并采用电镀工艺选择性的在碳纳米管表面的源漏区自下而上生长导电材料形成电接触，同时解决了现有技术中由于使用溅射、蒸镀等沉积手段沉积源漏金属时产生的孔洞问题与源漏金属的侧墙沉积问题。
晶体管及其制造方法

1
2
3
4
5
6
7
下一页»
尾页
共 96 条