“深P阱”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果316974个，建议您升级VIP下载更多相关专利

[实用新型]低压带栅单向可控硅静电防护器件-CN202121550555.5有效
发明人：汪洋;邓志勤;金湘亮;董鹏;李幸;骆生辉 -专利权人：湖南静芯微电子技术有限公司
申请日： 2021-07-08 - 公布日： 2021-11-23 - 主分类号： H01L27/02 文献下载
摘要：本实用新型实施例提供一种低压带栅单向可控硅静电防护器件，包括：P型衬底；P型衬底中设有N型埋层、N型深阱区和P型深阱区；N型深阱包括第一N阱，P型深阱包括第二P阱，N型深阱和第一N阱不等宽，P型深阱和第二P阱不等宽；第一N阱上有第一N+注入、第二P+注入、第三N+注入；N型深阱上有第四P+注入；P型深阱上设有第二P阱；第五N+注入的左部在N型深阱上，右部在P型深阱上和第二P阱上；第六N+注入的左部在第二P阱上，右部在P型深阱上；P型深阱上有第七P+注入；多晶硅栅极在第二P阱上；P型深阱的两个电极和第二P阱上的一个栅极电极均连接在一起并作为器件的阴极，第一N阱里的两个电极均连接在一起作为器件的阳极。
低压单向可控硅静电防护器件

[发明专利]低压带栅单向可控硅静电防护器件及其制作方法-CN202110775154.8在审
发明人：汪洋;邓志勤;金湘亮;董鹏;李幸;骆生辉 -专利权人：湖南静芯微电子技术有限公司
申请日： 2021-07-08 - 公布日： 2023-01-13 - 主分类号： H01L27/02 文献下载
摘要：本发明实施例提供一种低压带栅单向可控硅静电防护器件及其制备方法，包括：P型衬底；P型衬底中设有N型埋层、N型深阱区和P型深阱区；N型深阱包括第一N阱，P型深阱包括第二P阱，N型深阱和第一N阱不等宽，P型深阱和第二P阱不等宽；第一N阱上有第一N+注入、第二P+注入、第三N+注入；N型深阱上有第四P+注入；P型深阱上设有第二P阱；第五N+注入的左部在N型深阱上，右部在P型深阱上和第二P阱上；第六N+注入的左部在第二P阱上，右部在P型深阱上；P型深阱上有第七P+注入；多晶硅栅极在第二P阱上；P型深阱的两个电极和第二P阱上的一个栅极电极均连接在一起并作为器件的阴极，第一N阱里的两个电极均连接在一起作为器件的阳极。
低压单向可控硅静电防护器件及其制作方法

[发明专利]半导体器件及其制造方法-CN200610162404.6有效
发明人：江间泰示;浅野正义;姊崎彻;有吉润一 -专利权人：富士通株式会社
申请日： 2006-11-22 - 公布日： 2008-01-02 - 主分类号： H01L27/04 文献下载
摘要：根据本发明提供了一种半导体器件，包括：p型硅衬底；形成在该硅衬底中的浅n阱；形成在该硅衬底中的浅n阱旁边的浅p阱；以及形成在该硅衬底中的浅p阱旁边的深n阱，并且该深n阱比该浅p阱深。此外，在该硅衬底中的浅p阱和深n阱之间形成有深p阱，该深p阱比该浅p阱深。
半导体器件及其制造方法

[发明专利]高压双向可控硅静电放电保护器件及其制备方法-CN202310239043.4有效
发明人：聂卫东;邓晓军 -专利权人：无锡市晶源微电子股份有限公司
申请日： 2023-03-14 - 公布日： 2023-05-26 - 主分类号： H01L27/02 文献下载
摘要：本发明涉及半导体技术领域，具体公开了一种高压双向可控硅静电放电保护器件及其制备方法，包括：在P型外延层内包括中心单元、第一侧单元和第二侧单元；中心单元包括在N+区、P+区以及场氧化层下方设置第一P阱以及包围第一P阱的第一深P阱区，第一深P阱区的浓度小于第一P阱的浓度；第一侧单元均包括N阱和深N阱区，深N阱区包围N阱，每个深N阱区均与第一深P阱区接触，深N阱区的浓度小于N阱的浓度；每个第二侧单元均包括第二P阱以及包围第二P阱的第二深P阱区，每个第二深P阱区均和与之相邻的深N阱区接触，第二深P阱区的浓度小于第二P阱的浓度。
高压双向可控硅静电放电保护器件及其制备方法

[发明专利]一种CMOS像素传感器-CN202010693043.8有效
发明人：张亮;王萌;董家宁;王安庆;李龙 -专利权人：山东大学
申请日： 2020-07-17 - 公布日： 2021-10-08 - 主分类号： H01L27/146 文献下载
摘要：本发明公开了一种CMOS像素传感器，包括P型衬底、P型高阻外延层、N阱、P阱、深N阱和深P隔离层；其中，深N阱和P型高阻外延层形成P‑N二极管；深N阱上的N阱和N型有源区构成通路，通过金属线连接其他读出电路；深P隔离层用来隔离深N阱内的器件，深P隔离层内的N阱和P型有源区用于制作PMOS晶体管，深P隔离层内的P阱和N型有源区用于制作NMOS管。
一种 cmos 像素传感器

[发明专利]高压肖特基二极管器件-CN201510626613.0有效
发明人：杨新杰 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2015-09-28 - 公布日： 2018-06-19 - 主分类号： H01L29/872 文献下载
摘要：本发明公开了一种高压肖特基二极管器件，包含：一N型深阱；在N型深阱的外围，俯视平面上，有一环形的高压P阱环绕包围N型深阱，且与N型深阱不接触；高压P阱中还具有重掺杂P型区；在N型深阱中，具有环形的P阱，以及位于环形P阱外围环形的N阱，P阱与N阱之间以场氧隔离；P阱中具有重掺杂P型区，N阱中具有重掺杂N型区，重掺杂P型区和重掺杂N型区上有接触孔形成引出；所述N型深阱和其外围的高压P阱是位于一P型埋层之上本发明将N型埋层变为P型埋层，采用双RESUFE原理，提高肖特基二极管的耐压能力。 1
重掺杂P型区高压P阱肖特基二极管器件外围重掺杂肖特基二极管场氧隔离耐压能力不接触接触孔俯视环绕包围

[发明专利]高压JFET器件及工艺方法-CN201610268828.4有效
发明人：段文婷 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2016-04-27 - 公布日： 2019-10-11 - 主分类号： H01L29/808 文献下载
摘要：本发明公开了一种高压JFET器件，在P型衬底中具有N型深阱，在剖视角度上,N型深阱之上为场氧，场氧两端分别为JFET的源区和漏区，场氧之上覆盖多晶硅场板；所述N型深阱分为第一N型深阱及第二N型深阱两段，第一N型深阱中包含有JFET的源区，第二N型深阱中包含有JFET的漏区以及P型注入层；第一N型深阱和第二N型深阱相互独立；在第一N型深阱与第二N型深阱之间具有P阱，所述P阱与两个N型深阱均有重叠；在第一N型深阱与第二N型深阱之间同时还具有P型注入层，且此P型注入层位于P阱内的正下方，与第一N型深阱和第二N型深阱也均有重叠。
高压 jfet 器件工艺方法

[发明专利]高压JFET器件及工艺方法-CN201610268941.2在审
发明人：段文婷 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2016-04-27 - 公布日： 2016-09-21 - 主分类号： H01L29/808 文献下载
摘要：本发明公开了一种高压JFET器件，在P型衬底中具有N型深阱，在剖视角度上,N型深阱之上为场氧，场氧两端分别为JFET的源区和漏区，场氧之上覆盖多晶硅场板；N型深阱中还具有P阱及P型注入层；所述N型深阱分为第一N型深阱及第二N型深阱两段，第一N型深阱中包含有JFET的源区、P型注入层及P阱，第二N型深阱中包含有JFET的漏区以及P型注入层；第一N型深阱和第二N型深阱之间相互独立，之间隔离2～10μm。
高压 jfet 器件工艺方法

[发明专利]一种调节JFET夹断电压的结构及制作方法-CN202010057745.7有效
发明人：房子荃;段文婷 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2020-01-19 - 公布日： 2023-08-18 - 主分类号： H01L29/06 文献下载
摘要：本发明提供一种调节JFET夹断电压的结构及制作方法，P型衬底，位于P型衬底上的N型深阱；位于N型深阱中的P型注入区，该P型注入区将N型深阱隔离为位于P型注入区下方的第一N型深阱和位于P型注入区上方的第二N型深阱；位于第二N型深阱上的第一、第二场氧区，该两个场氧区之间设有P型重掺杂区，P型重掺杂区下方设有N阱。P型注入区将N型深阱分为上下两部分，P型注入区通过P阱从表面引出接地；栅极端注入N阱，利用P型重掺杂区和P型注入区夹断上部分N阱和N型深阱，通过调节N阱注入宽度可调节JFET夹断电压，实现了JFET夹断电压可调的目的
一种调节 jfet 断电结构制作方法

[发明专利]一种低夹断电压的JFET结构及制作方法-CN202010057743.8有效
发明人：段文婷;房子荃 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2020-01-19 - 公布日： 2023-03-07 - 主分类号： H01L29/06 文献下载
摘要：本发明提供一种低夹断电压的JFET结构及制作方法，P型衬底，位于P型衬底上的N型深阱；位于N型深阱中的P型注入区，该P型注入区将N型深阱隔离为位于P型注入区下方的第一N型深阱和位于P型注入区上方的第二N型深阱；位于第二N型深阱上的第一、第二场氧区，该两个场氧区之间设有P型重掺杂区。本发明通过将待夹断区域N型深阱的深度变浅来实现低夹断电压，P型注入区将N型深阱分为上下两部分，P型注入区通过P阱从表面引出接地，利用P型重掺杂区和P型注入区夹断上部分的N型深阱，来达到降低夹断电压的目的
一种断电 jfet 结构制作方法

[发明专利]NLDMOS器件及其制造方法-CN201110369580.8无效
发明人：张帅;董科 -专利权人：上海华虹NEC电子有限公司
申请日： 2011-11-18 - 公布日： 2013-05-29 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种NLDMOS器件，P型硅衬底上形成有深N阱，在与所述深N阱相邻的在P型硅衬底上形成有P阱，在所述深N阱中形成有浮置P型结构，在所述深N阱上形成有漏极，在所述P阱上形成有源极，在所述P阱同所述深N阱交界区域上方形成栅极，所述浮置P型结构所对应的上方的深N阱中的N型杂质浓度大于下方的深N阱中的N型杂质浓度。
nldmos 器件及其制造方法

[发明专利]一种单光子雪崩二极管探测器结构及其制造方法-CN201711446764.3有效
发明人：杨冰;周伟;孙德明 -专利权人：上海集成电路研发中心有限公司;成都微光集电科技有限公司
申请日： 2017-12-27 - 公布日： 2020-01-10 - 主分类号： H01L31/107 文献下载
摘要：本发明公开了一种单光子雪崩二极管探测器结构，包括：P型硅衬底；形成于P型硅衬底中的深N阱和深P阱，形成于深N阱和深P阱之间的第一深沟槽；形成于深N阱中的N
单光子雪崩二极管深N阱深P阱探测器结构雪崩二极管引出端衬底深沟槽阴极深沟槽结构阳极边缘击穿表面覆盖工作电压光子探测区域形成保护层结深制造倍增隔离

[发明专利]一种面向低功耗电源管理芯片的静电浪涌防护电路-CN202210499551.1有效
发明人：曹喜悦;梁海莲;顾晓峰;梁鸿基;徐健;杨明亮 -专利权人：江南大学
申请日： 2022-05-09 - 公布日： 2022-11-08 - 主分类号： H01L27/02 文献下载
摘要：本发明涉及一种面向低功耗电源管理芯片的静电浪涌防护电路，包括依次堆叠设置的P衬底、第一深N阱和第二深N阱，所述第一深N阱和第二深N阱间隔设置；所述第一深N阱上依次间隔设置有第一P阱和第二P阱；所述第二深N阱上设置有第三P阱；所述第一P阱、第二P阱和第三P阱上均设置有多个注入区，所述第一P阱和第二P阱之间设置有多个注入区，所述第三P阱的两侧也设置有多个注入区；所述注入区包括N+注入区和P+注入区。其占用面积小，寄生效应少，通过设置P阱并在P阱内设置注入区，能够调节所述防护电路的开启电压，实现电源管理芯片不同电源域的静电浪涌防护需求，同时，利用结构堆叠设计法，本防护电路能够形成多叉指互联版图。
一种面向功耗电源管理芯片静电浪涌防护电路

[发明专利]一种双通道变掺杂LDMOS器件及其制造方法-CN201810174388.5有效
发明人：毛焜;姚尧 -专利权人：成都信息工程大学
申请日： 2018-03-02 - 公布日： 2020-02-07 - 主分类号： H01L29/06 文献下载
摘要：本发明公开了一种双通道变掺杂LDMOS器件及其制造方法，该器件包括P型衬底，P型衬底中形成有相邻的深N阱和P阱，深N阱的顶部形成多段深度相同且相互间隔的P型帽层，在多段P型帽层下方的深N阱中形成有至少一层注入埋层，深N阱远离P阱的一侧形成有N+漏极，P阱上形成有N+源极和P+源极，在深N阱与P阱交界区域上方的P型衬底上形成有多晶硅栅，多晶硅栅与深N阱和P阱绝缘隔离，其中，注入埋层包括由上至下的N型埋层和P型埋层，多段P型帽层的掺杂浓度互不相同。
深N阱衬底多段掺杂多晶硅栅双通道埋层源极比导通电阻击穿电压交界区域绝缘隔离漏极制造

[发明专利]NLDMOS器件及其制造方法-CN201410521717.0在审
发明人：段文婷;刘冬华;钱文生 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2014-09-30 - 公布日： 2015-01-28 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种NLDMOS器件，在P型硅衬底左部形成有N型深阱；在N型深阱上形成有P阱；在P型硅衬底右部形成有N阱；N型深阱同N阱间有P型硅衬底间隔区。本发明还公开了该种NLDMOS器件的制造方法。本发明的NLDMOS器件及其制造方法，深型N阱包P阱实现P阱与衬底隔离，缩小N型深阱尺寸至作为NLDMOS的沟道区的P阱处，并保证P阱与衬底隔离，而在作为NLDMOS的漂移区的N阱处不形成N型深阱，使漂移区N型掺杂浓度降低，从而使器件的关断击穿电压增加；增大N阱尺寸至N型深阱与鸟嘴之间，使栅氧化层下N型掺杂浓度增加，从而使导通击穿电压增加，同时保证导通电阻不至于过大。
nldmos 器件及其制造方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条