“栅极漏电流”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网_专利查询网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果712623个，建议您升级VIP下载更多相关专利

[发明专利]一种用于MOS管的静电保护方法-CN201910682807.0在审
发明人：单毅 -专利权人：宁波芯浪电子科技有限公司
申请日： 2019-07-26 - 公布日： 2019-10-01 - 主分类号： H01L27/02 文献下载
摘要：该方法为在MOS管上增加栅极布局，增加的栅极布局与所述MOS管中原有的纵向栅极布局共同形成由若干个网格组成的网状栅结构。通过采用网状栅结构，增加NLDD‑‑P阱的PN结数量，从而增加ESD脉冲来临时的漏电流；增大了栅极的面积，使得栅极‑漏极之间的电容进一步加大；ESD脉冲来临时，栅极能够耦合到更高的电压，从而促进沟道的导通以加大漏电流；栅极面积的增加，还会引起栅极‑P阱电容的加大，ESD脉冲来临时，P阱也能耦合到更高的电压，而P阱就是NPN的基极，基极电位的瞬间抬升和漏电流的增加一样有利于基极‑发射极更快的正偏，所以NPN能够更快的触发导通
漏电流静电保护网状栅耦合到电容集成电路技术触发导通基极电位发射极导通沟道漏极抬升网格

[发明专利]半导体装置和制造半导体装置的方法-CN201510856402.6有效
发明人：远藤佑太;斎藤隆行;山崎舜平 -专利权人：株式会社半导体能源研究所
申请日： 2011-01-12 - 公布日： 2020-03-13 - 主分类号： H01L21/02 文献下载
摘要：在小型化晶体管中，需要栅极绝缘层减少其厚度；然而，在栅极绝缘层为单层氧化硅膜的情况下，由于隧道电流(即栅极泄漏电流)的增加，可能发生对栅极绝缘层的变薄的物理上的限制。通过将相对电容率高于或等于10的高k膜用于栅极绝缘层，减少了小型化晶体管的栅极泄漏电流。通过将高k膜用作相对电容率高于与氧化物半导体层接触的第二绝缘层的相对电容率的第一绝缘层，栅极绝缘层的厚度能够薄于考虑氧化硅膜的栅极绝缘层的厚度。
半导体装置制造方法

[发明专利]半导体装置和制造半导体装置的方法-CN201180008324.4有效
发明人：远藤佑太;斎藤隆行;山崎舜平 -专利权人：株式会社半导体能源研究所
申请日： 2011-01-12 - 公布日： 2012-10-10 - 主分类号： H01L29/786 文献下载
摘要：在小型化晶体管中，需要栅极绝缘层减少其厚度；然而，在栅极绝缘层为单层氧化硅膜的情况下，由于隧道电流（即栅极泄漏电流）的增加，可能发生对栅极绝缘层的变薄的物理上的限制。通过将相对电容率高于或等于10的高k膜用于栅极绝缘层，减少了小型化晶体管的栅极泄漏电流。通过将高k膜用作相对电容率高于与氧化物半导体层接触的第二绝缘层的相对电容率的第一绝缘层，栅极绝缘层的厚度能够薄于考虑氧化硅膜的栅极绝缘层的厚度。
半导体装置制造方法

[发明专利]栅极控制装置、半导体芯片、功率设备、系统及控制方法-CN202310761132.5在审
发明人：叶忠;朱丹阳 -专利权人：上海瞻芯电子科技有限公司
申请日： 2023-06-26 - 公布日： 2023-09-12 - 主分类号： H03K17/08 文献下载
摘要：本公开涉及一种栅极控制装置、半导体芯片、功率设备、系统及控制方法，所述装置包括拉灌电源、电容，所述电容连接于所述拉灌电源及所述功率开关，其中，电容被配置为：在控制功率开关关断的关断信号被施加到功率开关的栅极的情况下，向功率开关提供负栅极电压；拉灌电源被配置为：提供拉电流或灌电流，其中，所述灌电流从所述电容流向所述拉灌电源，所述拉电流从所述拉灌电源流向所述电容。本公开实施例可以确保功率开关的可靠关断，通过设置拉灌电源提供拉电流或灌电流，可以实现对功率开关的栅极漏电流的补偿，提升了功率开关的使用寿命当灌电流无法补偿栅极漏电流，所述电容的电压超出预设值时，功率开关寿命进入终期
栅极控制装置半导体芯片功率设备系统方法

[发明专利]一种非对称薄膜晶体管结构及其制备方法-CN201510999194.5有效
发明人：左文霞;孙鲁男;严进嵘 -专利权人：上海和辉光电有限公司
申请日： 2015-12-25 - 公布日： 2019-11-22 - 主分类号： H01L29/786 文献下载
摘要：本发明涉及显示器件的结构及其制备领域，尤其涉及一种非对称薄膜晶体管结构及其制备方法，通过对传统薄膜晶体管结构进行改善，在传统栅极线的靠近漏极的一侧制备第二栅极线，通过栅极互连线使传统方法的第一栅极线与第二栅极线连接，第一栅极线与第二栅极线共同构成栅极，且第二栅极线应用于Drain区易发漏电流位置，从而提升了氧化层厚度并减低了高电场处的浓度，以改善漏电流，同时可整合至MIM制程，具有较强的实用性。
一种对称薄膜晶体管结构及其制备方法

[发明专利]一种侦测结构、及STI异常孔洞的侦测方法-CN202011456803.X有效
发明人：李时璟 -专利权人：泉芯集成电路制造（济南）有限公司
申请日： 2020-12-10 - 公布日： 2022-07-05 - 主分类号： H01L21/66 文献下载
摘要：本发明提供了一种侦测结构、及STI异常孔洞的侦测方法，基于STI区域位于P型衬底上第一N型掺杂区域和第二N型掺杂区域之间的侦测结构，将栅极和源极浮空，漏极接入预设电压，获取漏电流的第一变化情况；将栅极浮空，源极接地，漏极接入所述预设电压，获取漏电流的第二变化情况；依据第一变化情况和第二变化情况，判断STI区域是否存在异常孔洞。该侦测方法通过在两种上电情况下，分别获取漏电流的变化情况，当STI区域存在异常孔洞时会有额外的漏电流产生，那么漏电流的第二变化情况必然会出现明显的变化，显然通过漏电流的两种变化情况可以判断出STI区域是否存在异常孔洞
一种侦测结构 sti 异常孔洞方法

[发明专利]薄膜晶体管基板及其制造方法-CN200610056776.0有效
发明人：裵良浩;郑敞午;吴旼锡;李制勋;赵范锡 -专利权人：三星电子株式会社
申请日： 2006-03-06 - 公布日： 2006-09-13 - 主分类号： H01L27/12 文献下载
摘要：本发明提供一种TFT基板，其包括底部基板、形成在底部基板之上的栅极布线、栅极绝缘层、活性层、氧化抑制层、数据布线、保护层以及像素电极。栅极布线包括栅极线和栅电极。栅极绝缘层形成在底部基板之上以覆盖栅极布线。活性层形成在栅极绝缘层之上。氧化抑制层形成在活性层之上。数据布线包括数据线、源电极和漏电极。源电极和漏电极设置在氧化抑制层之上，由于氧化抑制层的存在，降低了用于开启TFT的开电流(“I_on”)并增大了用于关闭TFT的闭电流(“I_off”)。
薄膜晶体管及其制造方法

[发明专利]浮置栅极之上的电介质盖-CN200980126320.9有效
发明人：达纳·李;亨利·钦;詹姆斯·卡伊;塔卡西·W·奥里莫托;维诺德·R·普拉亚思;乔治·马塔米斯 -专利权人：桑迪士克公司
申请日： 2009-07-02 - 公布日： 2011-06-01 - 主分类号： H01L21/28 文献下载
摘要：特定的存储器单元在浮置栅极之上设置有电介质盖。在一个实施例中，该电介质盖位于浮置栅极和共形IPD层之间。该电介质盖降低了浮置栅极和控制栅极之间的漏电流。该电介质盖通过减弱浮置栅极顶部的电场强度将漏电流降低，且对于具备细干的浮置栅极，在不设置电介质盖的情况下，浮置栅极顶部的电场强度最强。
栅极之上电介质

[发明专利]漏电流补偿电路和半导体装置-CN201711429578.9有效
发明人：椎根雄寿;中村博高 -专利权人：艾普凌科有限公司
申请日： 2017-12-26 - 公布日： 2020-10-02 - 主分类号： G05F3/26 文献下载
摘要：本发明提供漏电流补偿电路和半导体装置，该漏电流补偿电路具有：补偿MOS晶体管，其漏极与源极连接，衬底与接地端子连接，生成与电流输出电路的MOS晶体管的漏电流相等的补偿电流；以及电流镜电路，其输入端子连接于补偿MOS晶体管的漏极和源极连接，输出端子与电流输出电路的MOS晶体管连接，漏电流补偿用的MOS晶体管的面积较小，并且能够对栅极漏电流进行补偿。
漏电补偿电路半导体装置

[发明专利]监控栅极漏电的测试结构和测试方法-CN201410109815.3在审
发明人：陈强 -专利权人：上海华力微电子有限公司
申请日： 2014-03-24 - 公布日： 2014-06-18 - 主分类号： H01L21/66 文献下载
摘要：本发明提出了一种监控栅极漏电的测试结构和测试方法,形成梳状结构的栅极和梳状结构的自对准层，两者交错排列并相互隔离，在进行测试时，只需测试栅极和自对准层之间是否存在漏电流即可判断出栅极工艺是否存在问题，从而能够在形成栅极之后测试出栅极漏电情况，从而在早期快速地监控到具有较窄的栅极间距的区域的相关工艺异常的情况，或者可以发现相应的可靠性缺陷，极大地提高了产品的质量和可靠性，降低了成本。
监控栅极漏电测试结构方法

[发明专利]半导体器件及其制造方法-CN201510395071.0有效
发明人：槙山秀树 -专利权人：瑞萨电子株式会社
申请日： 2015-07-07 - 公布日： 2020-06-09 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种半导体器件及其制造方法，在使用了SOI衬底的半导体器件中，降低天线效应对策用虚设填充单元的栅极漏电流，并且抑制天线效应。通过使天线效应对策用虚设填充单元(DT)的栅极绝缘膜(GID)的厚度比SOI晶体管(CT)的栅极绝缘膜(GIC)的厚度厚，来减小天线效应对策用虚设填充单元(DT)的栅极漏电流。并且，通过使天线效应对策用虚设填充单元(DT)的栅极面积(栅极长×栅极宽)比SOI晶体管(CT)的栅极面积(栅极长×栅极宽)大，来使天线效应对策用虚设填充单元(DT)的栅极电容与SOI晶体管(CT)的栅极电容大致相同
半导体器件及其制造方法

[实用新型]一种新型薄膜晶体管-CN201420744668.2有效
发明人：葛泳;刘玉成;朱涛;袁波 -专利权人：昆山工研院新型平板显示技术中心有限公司;昆山国显光电有限公司
申请日： 2014-12-01 - 公布日： 2015-03-11 - 主分类号： H01L29/786 文献下载
摘要：本实用新型公开了一种新型薄膜晶体管，包括衬底，在所述衬底上方设置的半导体层、栅极绝缘层、源/漏电极层和栅极层，所述源/漏电极层中的源极和漏极分别与所述半导体层电接触连接，所述栅极层包括栅极走线层和分别与所述栅极走线层电接触连接的第一栅极和第二栅极，所述第一栅极和所述第二栅极设置在所述栅极绝缘层上，所述第一栅极和所述第二栅极之间通过第三栅极电连接，所述第三栅极(4)设置在所述栅极绝缘层上方且在所述衬底(11)上的投影与所述半导体层(8)的投影全部或部分重叠，其具有较低的关态电流和较高的开态电流。
一种新型薄膜晶体管

[发明专利]开关管的衬底漏电测试方法-CN201310057398.8有效
发明人：连晓谦;许文慧 -专利权人：无锡华润上华科技有限公司
申请日： 2013-02-22 - 公布日： 2017-07-11 - 主分类号： G01R31/00 文献下载
摘要：本发明公开一种开关管的衬底漏电测试方法，包括如下步骤以第一步长在第一范围内进行扫描获取最大漏电流对应的栅极电压所在的第二范围；以第二步长在所述第二范围内进行扫描得到最大漏电流及对应的栅极电压；其中，所述第一步长大于第二步长上述测试方法，首先采用更大的第一步长进行粗扫描缩小测试电压的取值范围，然后采用步长更小的第二步长进行细扫描得到最大漏电流及对应的栅极电压，相比于传统的直接采用小步长直接进行扫描测试的方法，可以大大减少测试次数
开关衬底漏电测试方法

[发明专利]降低逆向漏电流的SiCMOSFET组件及其制造方法-CN201710035516.3在审
发明人：廖奇泊;古一夫;陈俊峰;周雯 -专利权人：厦门芯晶亮电子科技有限公司
申请日： 2017-01-18 - 公布日： 2017-07-04 - 主分类号： H01L29/06 文献下载
摘要：本发明提供了一种降低逆向漏电流的SiC MOSFET组件及其制造方法，降低逆向漏电流的SiC MOSFET组件包括金属层等，N型漏极层位于N型碳化硅基板的底端，栅极绝缘层、P型植入区都位于N型碳化硅基板的顶端，P型植入区位于P阱的下方，源极层、P阱都位于栅极绝缘层的侧面，源极层位于P阱的上方，多晶硅层位于栅极绝缘层内，源极层、多晶硅层、栅极绝缘层都位于绝缘层的下方，绝缘层位于金属层内。本发明改变空乏区和电场的分布，避免高电场出现在P型silicon接口的缺陷区域，因此可以降低组件的逆向漏电流。
降低逆向漏电 sicmosfet 组件及其制造方法

[发明专利]栅极与源漏极异面的GaN基HEMT的结构及其制作方法-CN201510524897.2在审
发明人：程哲;张韵;张连 -专利权人：中国科学院半导体研究所
申请日： 2015-08-25 - 公布日： 2015-11-11 - 主分类号： H01L29/778 文献下载
摘要：本发明公开了栅极与源漏极异面的GaN基HEMT(高电子迁移率晶体管)的结构与制作方法，能够降低栅极表面漏电，降低导通电阻。所述栅极与源漏极异面的GaN基HEMT，包括一个源极，一个漏极与一个栅极，其中栅极处于外延片的一面，而源漏两极处于另一面。由于栅极与源漏两极处于不同的平面，栅极表面漏电将减少，同时源漏距离可以设计的相对较小，从而减少导通电阻。本发明可以减少栅极表面漏电流，并通过缩短源漏电极间距减少正向导通电阻，从而减少GaN基HEMT在使用中的电能损耗。
栅极源漏极异面 gan hemt 结构及其制作方法

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top