|
钻瓜专利网为您找到相关结果 9528702个,建议您 升级VIP下载更多相关专利
- [实用新型]突发接收控制电路及突发模式光接收机-CN201320318247.9有效
-
陈伦裕;谭祖炜
-
青岛海信宽带多媒体技术有限公司
-
2013-06-04
-
2014-01-08
-
H04B10/60
- 本实用新型公开了一种突发接收控制电路及突发模式光接收机。突发接收控制电路包括:信号检测模块,接收第一数据信号,进行滤波、充电及保持处理,得到直流电压信号,如果大于预先设置的参考电压阈值时,向TTL D触发器输出高电平的检测信号;如果小于预先设置的参考电压阈值时,向TTL D触发器输出低电平的检测信号;接收第一复位脉冲信号,对充电电压进行放电;反相器,对第一复位脉冲信号进行反相处理,输出至TTL D触发器;TTL D触发器,在反相的第一复位脉冲信号控制下,在接收的检测信号的上升沿,输出关断控制信号,在接收的检测信号的下降沿,输出导通控制信号。应用本实用新型,可以降低突发接收控制电路功耗及成本。
- 突发接收控制电路模式接收机
- [发明专利]数字锁相环和消除毛刺的方法-CN200810211585.6有效
-
万辰
-
华为技术有限公司
-
2008-09-19
-
2009-02-18
-
H03L7/06
- 所述数字锁相环包括触发器和延迟线。所述方法包括:触发器从触发端接收延迟线输出的延迟后的时钟信号,并从输入端接收延迟线内的第一延迟单元选择端的信号,第一延迟单元的选择端在触发器触发前处于置1状态;触发器利用延迟后的时钟信号采样第一延迟单元选择端的信号,并输出采样后的信号给延迟线内的第二延迟单元的选择端,第二延迟单元的选择端在触发器触发后处于置1的状态。本发明通过触发器利用延迟后的时钟信号对第一延迟单元的选择端的信号进行采样,将采样的结果作为第二延迟单元的选择端的信号,有效地避免了在时钟边沿处更新延迟阶数时发生跳变带来的毛刺。
- 数字锁相环消除毛刺方法
- [发明专利]一种时序控制系统-CN202110992849.1在审
-
张金弟;印俊明;程国涛
-
上海芯圣电子股份有限公司
-
2021-08-26
-
2021-11-23
-
H03K5/135
- 时序控制电路包括慢时钟电路、快时钟电路,慢时钟电路、快时钟电路和组合逻辑单元,快时钟电路和慢时钟电路同时控制并响应于组合逻辑单元,其中快时钟电路和慢时钟电路均与组合逻辑单元连接,组合逻辑单元还用于对磁传感器的芯片中的比较器的输出结果进行采样,组合逻辑单元包括:与门、计数器、触发器、延时器、驱动缓冲器和反相器,计数器包括多个触发器,多个触发器中的至少两个触发器为并联连接,并联连接的触发器与其余触发器为串联连接。解决了计数器中触发器接收亚稳态信号时,因为无法消除亚稳态而锁死电路的技术问题。
- 一种时序控制系统
- [发明专利]多位触发器电路-CN202310175714.5在审
-
崔源显;黄铉澈;金珉修
-
三星电子株式会社
-
2023-02-28
-
2023-10-17
-
H03K3/356
- 一种多位触发器包括第一位触发器和第二位触发器。所述第一位触发器包括:输入多路选择器,其接收第一数据位和第二数据位,并且输出所述第一数据位和所述第二数据位之一作为第三数据位;第一传输电路;第一锁存器;第二传输电路;以及第二锁存器,其输出第一输出数据位所述第二位触发器包括:输入多路选择器,其接收第四数据位和所述第一输出数据位,并且输出所述第四数据位和所述第一输出数据位之一作为第五数据位;第一传输电路;第一锁存器;第二传输电路;以及第二锁存器,其输出第二输出数据位所述第一输出数据位从所述第一位触发器沿着外部导线被提供给所述第二位触发器。
- 触发器电路
- [实用新型]一种卧室灯遥控开关装置-CN202021009857.7有效
-
张子珍
-
烟台汽车工程职业学院
-
2020-06-05
-
2020-12-08
-
H05B47/195
- 本实用新型提供一种卧室灯遥控开关装置,属于家庭照明控制领域,该装置由220V接线柱、直流稳压模块、遥控接收模块、触发器模块、继电器驱动模块、灯具接线柱组成,220V接线柱与直流稳压模块、继电器驱动模块、灯具接线柱相连接,直流稳压模块与遥控接收模块、触发器模块、继电器驱动模块相连接,遥控接收模块与直流稳压模块、触发器模块相连接,触发器模块与遥控接收模块、继电器驱动模块相连接,继电器驱动模块与220V接线柱、直流稳压模块、触发器模块、灯具接线柱相连接,灯具接线柱与220V接线柱、继电器驱动模块相连接。
- 一种卧室遥控开关装置
- [发明专利]具有减小的形式因子的存储器装置解串行器电路-CN202210640531.1在审
-
王冠;L·皮洛利
-
美光科技公司
-
2022-06-07
-
2022-12-23
-
G11C7/10
- 本申请涉及具有减小的形式因子的存储器装置解串行器电路。一种存储器装置,其包含以操作方式耦合到阵列数据总线的存储器阵列和以操作方式与所述阵列数据总线耦合的解串行器电路。所述解串行器电路包含:第一环形计数器,其包含第一组触发器以基于参考时钟输入顺序地输出一组上升沿时钟信号;及第二环形计数器部分,其包含第二组触发器电路以基于所述参考时钟输入顺序地输出一组下降沿时钟信号。所述解串行器电路的上升数据电路部分包含一组触发器,每个触发器响应于上升沿时钟信号从相应锁存器电路接收上升数据部分。所述解串行器电路的下降数据电路部分包含一组触发器,每个触发器响应于下降沿时钟信号从相应锁存器电路接收下降数据部分。响应于共同时钟信号,第三组触发器输出所述一组上升数据部分且第四组触发器电路输出所述一组下降数据部分以生成经同步数据流以输出到所述阵列数据总线。
- 具有减小形式因子存储器装置串行电路
|