“异步时钟信号”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果1971498个，建议您升级VIP下载更多相关专利

[发明专利]异步时钟ADC电路的亚稳态的检测消除电路-CN201910558207.3有效
发明人：张振伟;董业民;单毅 -专利权人：中国科学院上海微系统与信息技术研究所
申请日： 2019-06-25 - 公布日： 2023-04-07 - 主分类号： H03M1/10 文献下载
摘要：本发明涉及一种异步时钟ADC电路的亚稳态的检测消除电路，包括：异步时钟生成电路，用于根据所述异步时钟ADC电路的比较器的输出和反向输出生成一异步时钟信号，作为所述异步时钟ADC电路的比较器的时钟信号输入至所述异步时钟ADC电路的比较器的时钟信号输入端；亚稳态标志信号生成电路，输出端连接至所述异步时钟生成电路，用于向所述异步时钟生成电路输出由所述异步时钟信号确定的亚稳态标志信号，使在所述异步时钟信号异常时，输出至所述异步时钟生成电路的亚稳态标志信号使得所述异步时钟生成电路输出的时钟信号恒为零
异步时钟 adc 电路亚稳态检测消除

[发明专利]一种高位建立时间动态校准电路-CN201711173462.3有效
发明人：刘建;赵喆;李雷;刘寅 -专利权人：成都九芯微科技有限公司
申请日： 2017-11-22 - 公布日： 2020-05-12 - 主分类号： H03M1/10 文献下载
摘要：一种高位建立时间动态校准电路，包括，异步时钟产生电路，其接收外部同相输入信号及反相输入信号，输出第一异步时钟信号和第二异步时钟信号；可编程逐次逼近逻辑电路，其分别接收外部同相输入信号、反相输入信号、时钟信号，以及所述第二异步时钟信号，输出同相输出信号、反相输出信号、延时控制信号和转换指示信号；高位建立时间延时控制电路，其接收所述延时控制信号和所述转换指示信号、所述第一异步时钟信号，以及外部时钟信号，输出第三异步时钟信号；异步控制逻辑电路，其接收所述第三异步时钟、转换指示信号和外部时钟信号，输出第四异步时钟信号。
一种高位建立时间动态校准电路

[发明专利]一种异步时钟信号切换的实现电路及方法-CN200610160856.0有效
发明人：余娜敏 -专利权人：北京中星微电子有限公司
申请日： 2006-11-30 - 公布日： 2007-04-18 - 主分类号： G06F1/04 文献下载
摘要：本发明公开了一种异步时钟信号切换的实现电路及方法，预先设置状态机，在状态机状态发生变化时，关闭当前异步时钟信号；选定目标异步时钟信号；打开目标异步时钟信号作为当前异步时钟信号并输出。本发明避免了异步时钟信号间切换时产生的毛刺信号，实现了平稳切换。
一种异步时钟信号切换实现电路方法

[发明专利]一种基于跨时钟域的异步时钟选择电路及其切换方法-CN202011515673.2在审
发明人：王爽;段曦冉;陈晓棠;丁岩;唐虹 -专利权人：中国电子科技集团公司第四十七研究所
申请日： 2020-12-21 - 公布日： 2021-04-02 - 主分类号： H03K19/0175 文献下载
摘要：本发明涉及一种基于跨时钟域的异步时钟选择电路及其切换方法，根据时钟选择信号的要求，选择不同的时钟信号输出。利用跨时钟域的异步时钟选择电路，实现时钟选择信号和时钟停止信号与目标时钟信号同步。将控制信号同步，可以在提高异步时钟切换稳定性的同时，最大程度的规避异步时钟切换毛刺。满足实际跨时钟域电路中异步时钟切换对稳定性的要求，同时跨时钟域的异步时钟选择电路在稳定性的表现较直接切换时钟电路会更加优秀。
一种基于时钟异步选择电路及其切换方法

[发明专利]复位装置、方法、时钟系统及电子设备-CN202011098378.1在审
发明人：刘君 -专利权人： OPPO广东移动通信有限公司
申请日： 2020-10-14 - 公布日： 2021-01-05 - 主分类号： H03K17/22 文献下载
摘要：本申请公开了一种复位装置、方法、时钟系统及电子设备，涉及时钟设计领域，复位装置包括：时钟生成电路，时钟生成电路的输出端与时钟信号输入端连接，时钟生成电路用于：在检测到系统时钟电路未输出第一时钟信号时，获取异步复位信号，异步复位信号用于对异步复位时序电路执行复位操作，第一时钟信号用于对同步复位电路执行复位操作；根据异步复位信号生成第二时钟信号，第二时钟信号用于对同步复位电路执行复位操作。由此，在系统未输出第一时钟信号使同步复位电路复位的时候，时钟生成电路能够根据异步复位信号来生成用于对同步复位电路执行复位操作的第二时钟信号，避免在同步复位电路未接收到第一时钟信号的时候，同步复位电路无法复位
复位装置方法时钟系统电子设备

[发明专利]多路传输装置、多路传输系统和多路传输方法-CN200710152629.8无效
发明人：山田圭一 -专利权人：日本电气株式会社
申请日： 2007-07-26 - 公布日： 2008-02-27 - 主分类号： H04J3/06 文献下载
摘要：一种用于复用和传输与时钟信号同步的同步信号和与时钟信号异步的异步信号的多路传输装置，该装置包括从同步信号提取第一时钟的时钟提取单元，和将同步信号和异步信号复用为待被根据第一时钟传输的复用信号的复用单元。
传输装置系统方法

[发明专利]实施异步时钟生成的电路和方法-CN201910359794.3在审
发明人： P·W·内托 -专利权人：赛灵思公司
申请日： 2019-04-30 - 公布日： 2019-12-06 - 主分类号： H03M1/12 文献下载
摘要：本公开的实施例涉及实施异步时钟生成的电路和方法。描述了一种用于异步时钟生成的电路。电路包括被配置成接收模拟输入信号的第一比较器；被配置成接收该模拟输入信号的第二比较器；以及耦合到第一比较器和第二比较器的时钟电路；其中时钟电路生成用于第一比较器的第一异步时钟信号和用于第二比较器的第二异步时钟信号还描述了一种提供异步时钟生成的方法。
比较器异步时钟模拟输入信号异步时钟信号电路时钟电路耦合到配置

[发明专利]一种异步唤醒电路-CN202011222513.9在审
发明人：乔文平;卢锋;肖青;王政宏;刘勇;孙东昱 -专利权人：中移物联网有限公司;中国移动通信集团有限公司
申请日： 2020-11-05 - 公布日： 2022-05-06 - 主分类号： H03K17/22 文献下载
摘要：本申请提供一种异步唤醒电路，包括复位控制电路、有效沿检测电路、唤醒锁定电路、异步分频电路、滤波电路和唤醒生成电路；其中，有效沿检测电路通过唤醒锁定电路与时钟源连接；异步分频电路与时钟源连接，用于对时钟源输出的时钟信号进行异步分频；滤波电路与异步分频电路连接，用于通过异步分频的时钟信号对异步唤醒信号进行滤波；唤醒生成电路分别与滤波电路、唤醒锁定电路和复位控制电路连接，唤醒生成电路用于判断滤波电路输出的滤波信号是否满足预设唤醒条件，若满足预设唤醒条件，则通过唤醒锁定电路使能时钟源持续输出时钟信号，并通过复位控制电路控制滤波电路及有效沿检测电路复位。
一种异步唤醒电路

[发明专利]异步时钟产生装置及模数转换器-CN202211198407.0在审
发明人：邱政;常志昆 -专利权人：浙江地芯引力科技有限公司
申请日： 2022-09-29 - 公布日： 2022-12-30 - 主分类号： H03K5/135 文献下载
摘要：本申请提供一种异步时钟产生装置及模数转换器，属于电子电路技术领域。该装置包括：信号产生模块、电流源模块、异步时钟偏置模块、迟滞时钟产生模块以及控制模块；信号产生模块用于根据外部信号、迟滞时钟产生模块发送的目标时钟信号以及控制模块发送的控制指令生成握手信号，并将握手信号发送给电流源模块；电流源模块用于基于握手信号生成满足控制指令的目标电信号，并将目标电信号发送给异步时钟偏置模块；异步时钟偏置模块用于根据目标电信号调整输出电压，迟滞时钟产生模块用于基于调整后的输出电压生成目标时钟信号，并将目标时钟信号发送给信号产生模块。
异步时钟产生装置转换器

[发明专利]使用异步数字采样的时钟校准-CN201410729356.9有效
发明人： G·巴拉穆鲁甘;M·曼苏里;S·许沃宁;B·K·卡斯珀;F·欧马奥尼 -专利权人：英特尔公司
申请日： 2014-10-17 - 公布日： 2019-05-17 - 主分类号： H03L7/099 文献下载
摘要：本申请描述使用异步数字采样的时钟校准。所描述的一种装置，包括：异步时钟生成器，生成异步时钟信号；数字采样器，用于使用所述异步时钟信号对信号进行采样；占空比校正器(DCC)，接收差分输入时钟以及生成差分输出时钟，其中所述数字采样器对来自所述差分输出时钟中的至少一个输出时钟进行采样；以及计数器，对所述数字采样器的输出进行计数，并向所述DCC提供控制以调节所述差分输出时钟的占空比。
使用异步数字采样时钟校准

[发明专利]一种基于单比特位同步的半异步CAN总线控制方法及控制器-CN202110389847.3有效
发明人：孙旭;吴鹏;于文卓;陈琴 -专利权人：成都尼晟科技有限公司
申请日： 2021-04-12 - 公布日： 2023-04-25 - 主分类号： H04L12/40 文献下载
摘要：本发明公开了一种基于单比特位同步的半异步CAN总线控制方法及控制器。该基于单比特位同步的半异步CAN总线控制方法包括步骤：通过分频的方式生成通信时钟；通信时钟采集待同步信号的起始位，起始位为一个单比特的显性信号，在采集到同步信号的同时触发分频器复位，使通信时钟的初始相位与同步信号同步异步通信不要求时钟而要求频率从而实现了不等间隔通信，以此提高通信效率，半同步通信在同步通信的基础上灵活改变时钟的相位，以实现类似于异步通信的不等间隔通信功能，本发明中的半异步通信则基于异步通信，从数据中恢复出同步时钟进而实现伪信号同步，即不精准的同步时钟解决了异步通信过程中的误码问题。
一种基于比特同步异步 can 总线控制方法控制器

[发明专利]一种数据异步采集方法、系统和设备-CN201910824304.2在审
发明人：温浪明;王炳全;谭鑫 -专利权人：珠海零边界集成电路有限公司;珠海格力电器股份有限公司
申请日： 2019-09-02 - 公布日： 2021-03-05 - 主分类号： G06F13/42 文献下载
摘要：本申请所提供的一种数据异步采集方法、系统和设备，所述方法包括：接收同步时钟信号经IO输出端、SPAD、IO输入端、SPI控制器端后输出的异步时钟信号，所述同步时钟信号由SPI主机端时钟生成器生成；接收SPI从机端发送的数据信号，并根据所述异步时钟信号对所述数据信号进行数据采集；本申请通过从PIN脚拉回SCK同步时钟信号进行数据异步接收、采集，解决了SPI通信因由于时钟和数据信号在IO以及走线的延迟造成的时序紧张及速度受限的问题
一种数据异步采集方法系统设备

[发明专利]无时钟异步电路、数据同步输出的方法、设备及介质-CN202210500109.6在审
发明人：厉雷刚 -专利权人：厉雷刚
申请日： 2022-05-09 - 公布日： 2022-09-16 - 主分类号： G06F1/12 文献下载
摘要：本发明公开一种无时钟异步电路、数据同步输出的方法、设备及介质，通过在原有的0信号值和1信号值上增加若干个信号值，并将信号值通过无时钟异步电路进行输出，实现在一条数据线上传输多种信号值的效果，通过无时钟异步电路，通过输入模块对初始信号值进行转换后输出用于内部模块进行逻辑运算的第一待运算信号，使得内部模块能够基于第一待运算信号输出第一运算结果，使得输出模块能够基于第一运算结果输出异步电路用于判断是否进行数据输出的第二运算结果，即实现了数据的时钟同步的效果，又避免了时钟信号或时钟恢复电路导致的异步电路功率耗损的情况。
时钟异步电路数据同步输出方法设备介质

[发明专利]用于在具有到基站的直接数字接口的分布式天线系统中整合异步信号的系统和方法-CN201480065467.2有效
发明人： D·查瓦斯基;P·M·瓦拉 -专利权人：康普技术有限责任公司
申请日： 2014-10-06 - 公布日： 2019-06-28 - 主分类号： H04L29/10 文献下载
摘要：无线电系统中的信号接口单元包括：外部设备接口，配置为从外部设备接收射频载波的下行链路异步无线电载波信号；时钟转换单元，通信地耦合至外部设备接口以及配置为将下行链路异步无线电载波信号从外部设备的时钟时钟重整为无线电系统的主时钟；以及天线侧接口，配置为向天线单元传递时钟重整的下行链路异步无线电载波信号和基于时钟重整的下行链路异步无线电载波信号的下行链路数字化射频信号中的至少一个。
用于具有基站直接数字接口分布式天线系统整合异步信号方法

[发明专利]一种控制方法和控制电路-CN201310320170.3有效
发明人：徐兴利;方立冬 -专利权人：华为技术有限公司
申请日： 2013-07-26 - 公布日： 2018-08-14 - 主分类号： H03K19/00 文献下载
摘要：本发明实施例提供了一种控制方法及控制电路，用以解决现有的异步复位电路在采用未同步化异步复位时，由于复位信号到达同一时钟域的不同寄存器的延时时长可能相差较大，使得同一时钟域中的不同寄存器在不同的时钟周期解复位该方法包括：控制电路接收第一时钟信号和异步复位信号；在位于一个时钟域中的寄存器接收到的异步复位信号的结束时刻之前，所述控制电路将所述第一时钟信号的频率调节为第一频率，生成第二时钟信号，所述控制电路向所述寄存器输出所述第二时钟信号，其中，位于所述时钟域中的寄存器接收到的所述异步复位信号的结束时刻在所述第二时钟信号的一个时钟周期内。
一种控制方法控制电路

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条