|
|
钻瓜专利网为您找到相关结果 3024843个，建议您 升级VIP下载更多相关专利
- [发明专利]延迟信号产生装置和延迟信号产生方法-CN201810021550.X有效
-
徐瑛佑;庄志伦
-
联发科技股份有限公司
-
2018-01-10
-
2022-03-08
-
H03L7/18
- 本申请提供一种延迟信号产生装置和延迟信号产生方法，其中延迟信号产生装置包括数字控制延迟线和控制电路，数字控制延迟线包括粗调延迟电路，用于通过对输入信号分别应用多个不同的粗调延迟量以产生多个粗调延迟信号，其中，所述不同的粗调延迟量由第一控制输入信号设置；以及细调延迟电路，用于通过基于粗调延迟信号执行相位插值以对所述输入信号产生具有细调延迟量的细调延迟信号，其中，所述细调延迟量由第二控制输入信号设置；该控制电路，用于产生第一控制输入信号和第二控制输入信号，当根据所述第二控制输入信号，所述多个粗调延迟信号其中之一对所述细调延迟信号没有贡献时，控制电路改变第一控制信号。
- 延迟信号产生装置方法
- [发明专利]延迟电路-CN200710136004.2有效
-
郑文昌
-
南亚科技股份有限公司
-
2007-07-10
-
2009-01-14
-
H03K5/13
- 一种延迟电路，分别延迟输入信号的上升沿和下降沿，延迟电路包括第一和第二延迟线、控制电路以及第一和第二逻辑电路。第一延迟线接收第一输入信号并延迟第一输入信号第一延迟时间以输出第一延迟输出信号。第二延迟线接收第一输入信号并延迟第一输入信号第二延迟时间以输出第二延迟输出信号。控制电路接收第一输入信号以输出控制信号。第一逻辑电路接收第一延迟输出信号并根据控制信号输出第一输出信号。第二逻辑电路接收第二延迟输出信号并根据控制信号输出第二输出信号。第一和第二延迟时间的长度不同。本发明能够分别调整输入信号的上升沿和下降沿的延迟时间。
- 延迟电路
- [发明专利]长时延迟电路-CN200810126276.9有效
-
吴俊鹏;夏浚;黄贤生
-
钰创科技股份有限公司
-
2008-07-28
-
2008-12-31
-
H03K5/13
- 固定延迟电路，包含信号输入端、延迟信号输出端、电阻电容延迟电路及比较器。信号输入端用以接收输入信号。延迟信号输出端用以输出该输入信号经由延迟预定时间后的信号。电阻电容延迟电路，耦接于该信号输入端，用以接收该输入信号并输出电压信号。比较器包含第一输入端、第二输入端及输出端。比较器的第一输入端耦接于该电阻电容延迟电路，用以接收该电压信号。比较器的第二输入端用以接收参考电压。比较器的输出端，耦接于该延迟信号输出端。比较器根据该参考电压与该电压信号，经由该比较器的输出端，输出比较的结果以作为延迟信号。从而克服了现有技术中因反相器制程而导致延迟时间差异的缺点，使长时延迟电路能提供固定的延迟时间。
- 延迟电路
- [发明专利]一种可以独立调整一信号的上升与下降边界时间的电路-CN200310114371.4有效
-
夏濬
-
钰创科技股份有限公司
-
2003-11-14
-
2005-05-18
-
H03K5/15
- 一种可以独立调整一信号的上升与下降边界时间的电路，该电路首先包括有一第一延迟元件及一第二延迟元件，每一延迟装置都有一输入及一输出，每一输入连接到一普通输入信号。其次，一逻辑及函数，有两输入及一输出，其中一输入连接到输入信号，另一输入连接到该第一延迟元件的输出；该逻辑及函数的输出由一上升延迟信号所组成，在输入信号的上升边界及上升延迟信号的上升边界之间有一受控制上升边界延迟；最后，一逻辑或函数，有两输入及一输出，其中一输入连接到输入信号，另一输入连接到该第二延迟元件的输出；该逻辑或函数的输出由一下降延迟信号所组成，在输入信号的下降边界及下降延迟信号的下降边界之间有一受控制下降边界延迟并且揭露一种结合上升延迟信号及下降延迟信号到一普通延迟输出信号的装置。
- 一种可以独立调整信号上升下降边界时间电路
- [发明专利]接收器电路、方法及系统-CN201710029880.9有效
-
维姆·范胡特姆
-
恩智浦有限公司
-
2017-01-16
-
2020-07-17
-
H04B1/10
- 本发明提供一种接收器电路，所述接收器电路包括：输入端，所述输入端被配置成接收输入信号；干扰信号强度计算器，所述干扰信号强度计算器被配置成基于输入信号确定干扰信号强度指示符；补偿区块，所述补偿区块被配置成对输入信号施加同信道干扰补偿操作，以便产生补偿输入信号；补偿加权组件，所述补偿加权组件被配置成对补偿输入信号施加补偿加权因数，以便产生加权补偿输入信号，其中所述补偿加权因数是基于干扰信号强度指示符；延迟区块，所述延迟区块被配置成对输入信号施加延迟，以便产生延迟输入信号；延迟加权组件，所述延迟加权组件被配置成对延迟输入信号施加延迟加权因数，以便产生加权延迟输入信号，其中所述延迟加权因数是基于干扰信号强度指示符；以及信号合路器，所述信号合路器被配置成将所述加权延迟输入信号与所述加权补偿输入信号组合，以便提供用于解调的组合输入信号。
- 接收器电路方法系统
- [发明专利]占空比校正装置及相关方法-CN201210394769.7有效
-
薛育理;沈致贤;詹景宏
-
联发科技股份有限公司
-
2012-10-17
-
2013-04-17
-
H03L7/18
- 本发明提供一种占空比校正装置及相关方法，包括输入校正电路、延迟链、第一比较器，以及第二比较器。输入校正电路根据第一控制信号校正输入时钟信号，以产生输入校正时钟信号。延迟链包括串联耦接的多个延迟单元，并用以延迟输入校正时钟信号，产生第一延迟时钟信号和第二延迟时钟信号，其中这些延迟单元中的至少两个分别具有可调延迟时间，而可调延迟时间根据第二控制信号来控制。第一比较器比较输入校正时钟信号与第一延迟时钟信号，以产生第一控制信号。第二比较器比较输入校正时钟信号与第二延迟时钟信号，以产生第二控制信号。本发明可以校正输入时钟信号中的占空比误差。
- 校正装置相关方法
- [发明专利]一种延迟电路和半导体存储器-CN202210220799.X在审
-
陈啸宸
-
长鑫存储技术有限公司
-
2022-03-08
-
2022-06-24
-
H03K5/134
- 本公开实施例提供了一种延迟电路和半导体存储器，该延迟电路包括至少一个第一延迟单元和至少一个第二延迟单元；第一延迟单元与第二延迟单元交错设置，且第二延迟单元用于接收第一延迟单元的输出信号；位于延迟电路首位的第一延迟单元或第二延迟单元的输入端用于接收初始输入信号，位于延迟电路末位的第一延迟单元或第二延迟单元用于输出延时后的初始输入信号。这样，通过多个延迟单元组合实现输入信号上升沿或者输入信号下降沿的延时，延时结果仅由输入信号的单个信号沿和延迟单元的延迟能力决定，不受输入信号的脉冲宽度影响，从而避免延时失败的情况，提高延时可靠性。
- 一种延迟电路半导体存储器
|
