“嵌入式晶体管”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果6964286个，建议您升级VIP下载更多相关专利

[发明专利]嵌入式晶体管-CN201210005737.3有效
发明人：丁裕伟;黄国钦 -专利权人：台湾积体电路制造股份有限公司
申请日： 2012-01-09 - 公布日： 2013-04-17 - 主分类号： H01L21/336 文献下载
摘要：提供了用于诸如DRAM存储单元的电子器件的嵌入式晶体管及其制造方法。沟槽形成在衬底中，并且栅极介电层和栅电极形成在衬底的沟槽中，源极区域/漏极区域形成在沟槽的相对侧上的衬底中。
嵌入式晶体管

[发明专利]嵌入式晶体管-CN201410803553.0有效
发明人：丁裕伟;蔡竣扬;黄国钦 -专利权人：台湾积体电路制造股份有限公司
申请日： 2014-12-22 - 公布日： 2019-07-19 - 主分类号： H01L21/336 文献下载
摘要：本发明提供了一种用于电器件(诸如，DRAM存储单元)的嵌入式晶体管及其制造方法。沟槽形成在衬底中并且栅介质和栅电极形成在衬底的沟槽内。源极/漏极区形成在位于沟槽的相对两侧的衬底中。
嵌入式晶体管

[发明专利]一种场效应晶体管的实现方法-CN202110305868.2有效
发明人：黄宏嘉;林和;牛崇实;洪学天;张维忠 -专利权人：弘大芯源（深圳）半导体有限公司
申请日： 2021-03-19 - 公布日： 2021-11-16 - 主分类号： H01L21/336 文献下载
摘要：本发明提供了一种新型嵌入式晶体管的实现方法，包括：在目标晶体管中设置嵌入式通道，来将目标晶体管中的漏极和源极区域与栅极边界间隔预设距离；在栅极边界与源极之间以及栅极边界与源极之间对应的嵌入式通道中，建立掺杂浓度，构成新型嵌入式晶体管；对新型嵌入式晶体管进行验证，确定是否合格；若合格，保持当前设置的嵌入式通道以及建立的掺杂浓度不变；否则，对当前设置的嵌入式通道以及建立的掺杂浓度进行调整。通过设置嵌入式通道以及在嵌入式通道中建立掺杂浓度，来构建新型嵌入式晶体管，并对其进行验证，可以有效改善晶体管中局部电场的不均匀性，降低击穿的可能性。
一种场效应晶体管实现方法

[发明专利]嵌入式外延外基区双极晶体管及其制备方法-CN201210153217.7有效
发明人：王玉东;付军;崔杰;赵悦;刘志弘;张伟;李高庆;吴正立;许平 -专利权人：清华大学
申请日： 2012-05-16 - 公布日： 2012-10-03 - 主分类号： H01L29/73 文献下载
摘要：本发明公开一种嵌入式外延外基区双极晶体管，为解决现有结构存在TED效应问题而设计。本发明嵌入式外延外基区双极晶体管至少包括集电区、集电区上的基区和外基区，基区上的发射极，以及发射极两侧的侧墙，外基区采用原位掺杂选择性外延工艺生长而成，而且嵌入在所述集电区内。本发明提供一种嵌入式外延外基区双极晶体管的制备方法。本发明嵌入式外延外基区双极晶体管避免了TED效应，同时也降低了器件的外基区电阻，使器件的性能得到提升。本发明嵌入式外延外基区双极晶体管的制备方法实现了上述嵌入式外延外基区双极晶体管结构，步骤简练，成本低，操作简易，所得结构性能良好。
嵌入式外延外基区双极晶体管及其制备方法

[发明专利]嵌入式外延外基区双极晶体管及其制备方法-CN201210153148.X有效
发明人：王玉东;付军;崔杰;赵悦;刘志弘;张伟;吴正立;许平 -专利权人：清华大学
申请日： 2012-05-16 - 公布日： 2012-08-29 - 主分类号： H01L29/73 文献下载
摘要：本发明公开一种嵌入式外延外基区双极晶体管，为解决现有结构存在TED效应问题而设计。本发明嵌入式外延外基区双极晶体管至少包括集电区、集电区上的基区和外基区，基区上的发射极，以及发射极两侧的侧墙，外基区采用原位掺杂选择性外延工艺生长而成，而且嵌入在所述集电区内。本发明提供一种嵌入式外延外基区双极晶体管的制备方法。本发明嵌入式外延外基区双极晶体管避免了TED效应，同时也降低了器件的外基区电阻，使器件的性能得到提升。本发明嵌入式外延外基区双极晶体管的制备方法实现了上述嵌入式外延外基区双极晶体管结构，步骤简练，成本低，操作简易，所得结构性能良好。
嵌入式外延外基区双极晶体管及其制备方法

[发明专利]嵌入式外延外基区双极晶体管及其制备方法-CN201210153147.5有效
发明人：王玉东;付军;崔杰;赵悦;刘志弘;张伟;李高庆;吴正立;许平 -专利权人：清华大学
申请日： 2012-05-16 - 公布日： 2012-09-19 - 主分类号： H01L29/73 文献下载
摘要：本发明公开一种嵌入式外延外基区双极晶体管，为解决现有结构存在TED效应问题而设计。本发明嵌入式外延外基区双极晶体管至少包括重掺杂的埋层集电区、集电区、选择性注入集电区、基区、外基区、发射极以及侧墙，外基区采用原位掺杂选择性外延工艺生长而成，而且嵌入在集电区内。本发明提供一种嵌入式外延外基区双极晶体管的制备方法。本发明嵌入式外延外基区双极晶体管避免了TED效应，同时也降低了器件的外基区电阻，使器件的性能得到提升。本发明嵌入式外延外基区双极晶体管的制备方法实现了上述嵌入式外延外基区双极晶体管结构，步骤简练，成本低，操作简易，所得结构性能良好。
嵌入式外延外基区双极晶体管及其制备方法

[发明专利]嵌入式外延外基区双极晶体管及其制备方法-CN201210153063.1有效
发明人：王玉东;付军;崔杰;赵悦;刘志弘;张伟;李高庆;吴正立;许平 -专利权人：清华大学
申请日： 2012-05-16 - 公布日： 2012-09-12 - 主分类号： H01L29/10 文献下载
摘要：本发明公开一种嵌入式外延外基区双极晶体管，为解决现有结构存在TED效应问题而设计。本发明嵌入式外延外基区双极晶体管至少包括集电区，在集电区上的基区和外基区、在基区上的发射极、以及在发射极两侧的侧墙，外基区采用原位掺杂选择性外延工艺生长而成且嵌入在集电区内。本发明提供一种嵌入式外延外基区双极晶体管的制备方法。本发明嵌入式外延外基区双极晶体管避免了TED效应，同时也降低了器件的外基区电阻，使器件的性能得到提升。本发明嵌入式外延外基区双极晶体管的制备方法实现了上述嵌入式外延外基区双极晶体管结构，步骤简练，成本低，操作简易，所得结构性能良好。
嵌入式外延外基区双极晶体管及其制备方法

[发明专利]嵌入式外延外基区双极晶体管及其制备方法-CN201210153269.4有效
发明人：王玉东;付军;崔杰;赵悦;刘志弘;张伟;李高庆;吴正立;许平 -专利权人：清华大学
申请日： 2012-05-16 - 公布日： 2012-09-12 - 主分类号： H01L29/73 文献下载
摘要：本发明公开一种嵌入式外延外基区双极晶体管，为解决现有结构存在TED效应问题而设计。本发明嵌入式外延外基区双极晶体管至少包括重掺杂的埋层集电区、集电区、基区、外基区、发射极以及侧墙，外基区采用原位掺杂选择性外延工艺生长而成，而且嵌入在集电区内。外基区的一部分位于侧墙的下方。本发明提供一种嵌入式外延外基区双极晶体管的制备方法。本发明嵌入式外延外基区双极晶体管避免了TED效应，同时也降低了器件的外基区电阻，使器件的性能得到提升。本发明嵌入式外延外基区双极晶体管的制备方法实现了上述嵌入式外延外基区双极晶体管结构，步骤简练，成本低，操作简易，所得结构性能良好。
嵌入式外延外基区双极晶体管及其制备方法

[发明专利]嵌入式外延外基区双极晶体管及其制备方法-CN201210153410.0有效
发明人：王玉东;付军;崔杰;赵悦;刘志弘;张伟;李高庆;吴正立;许平 -专利权人：清华大学
申请日： 2012-05-16 - 公布日： 2012-08-29 - 主分类号： H01L29/10 文献下载
摘要：本发明公开一种嵌入式外延外基区双极晶体管，为解决现有结构存在TED效应问题而设计。本发明嵌入式外延外基区双极晶体管至少包括集电区、集电区上的基区和外基区、基区上的发射极、以及发射极两侧的侧墙，所述外基区采用原位掺杂选择性外延工艺生长而成，而且嵌入在集电区内。本发明提供一种嵌入式外延外基区双极晶体管的制备方法。本发明嵌入式外延外基区双极晶体管避免了TED效应，同时也降低了器件的外基区电阻，使器件的性能得到提升。本发明嵌入式外延外基区双极晶体管的制备方法实现了上述嵌入式外延外基区双极晶体管结构，步骤简练，成本低，操作简易，所得结构性能良好。
嵌入式外延外基区双极晶体管及其制备方法

[发明专利]具有嵌入式电介质间隔的纳米线晶体管-CN201580085511.0在审
发明人： W.拉赫马迪;S.H.宋;J.T.卡瓦利罗斯;S.K.加德纳 -专利权人：英特尔公司
申请日： 2015-12-22 - 公布日： 2018-08-31 - 主分类号： H01L29/78 文献下载
摘要：纳米线晶体管包括用来使栅极电极与晶体管的源极和漏极区分离的嵌入式电介质间隔。嵌入式间隔设置在通道的内部侧壁内，栅极电极通过该通道包围半导体丝。这些嵌入式间隔的存在可以显著降低边缘电容，特别是当晶体管中的线/带/丝的数目增加且内部栅极电极通道的数目增加时。在一些有利实施例中，在外部表面变成嵌入晶体管中之前通过包封那些表面来制造嵌入式电介质间隔。
嵌入式电介质间隔晶体管纳米线晶体管数目增加栅极电极内部栅极电极边缘电容间隔设置内部侧壁外部表面漏极区包封源极半导体嵌入包围制造

[发明专利]与深亚微米CMOS逻辑工艺兼容的嵌入式动态存储器及制备方法-CN201210231255.X有效
发明人：方英娇 -专利权人：无锡来燕微电子有限公司
申请日： 2012-07-04 - 公布日： 2012-10-24 - 主分类号： H01L27/108 文献下载
摘要：本发明涉及一种嵌入式动态存储器及制备方法，尤其是一种与深亚微米CMOS逻辑工艺兼容的嵌入式动态存储器及制备方法，属于集成电路的技术领域。按照本发明提供的技术方案，所述与深亚微米CMOS逻辑工艺兼容的嵌入式动态存储器，包括半导体基板及位于所述半导体基板内的至少一个存储单元，所述存储单元包括MOS晶体管及存储电容；所述MOS晶体管包括晶体管源极区及晶体管漏极区；所述晶体管源极区内有且仅有源极重掺杂区域，且晶体管漏极区内有且仅有漏极重掺杂区域。本发明结构紧凑，能与深亚微米CMOS逻辑工艺兼容，提高嵌入式动态存储器的数据保留时间，降低嵌入式动态存储器的使用成本，安全可靠。
微米 cmos 逻辑工艺兼容嵌入式动态存储器制备方法

[发明专利]系统级芯片及其制备方法-CN202310685324.2有效
发明人：宁丹;向建军 -专利权人：成都锐成芯微科技股份有限公司;上海锐麟微电子有限公司
申请日： 2023-06-12 - 公布日： 2023-09-15 - 主分类号： H01L27/088 文献下载
摘要：本发明涉及一种系统级芯片及其制备方法，其中系统级芯片包含：嵌入式存储模块、及其外围的数字模块，嵌入式存储模块中包含至少一个嵌入式存储单元，数字模块中包含第一MOS晶体管和至少一个标准单元；其中所述的标准单元包含第二MOS晶体管，所述的嵌入式存储单元包含第三MOS晶体管，第一、第二、和第三MOS晶体管各自包含一个栅极及其下方的栅氧层，其中第二和第三MOS晶体管的栅氧层厚度相同，都比第一MOS晶体管的栅氧层薄。本发明系统级芯片中外围标准单元和存储单元中的中栅氧晶体管，具有更小的面积、更低的工作电压、更小的功耗。
系统芯片及其制备方法

[发明专利]具有嵌入式晶体管的分段式LED-CN201880089938.1在审
发明人： A·坦顿;L·戈登;Y-C·沈 -专利权人：亮锐有限责任公司
申请日： 2018-12-20 - 公布日： 2020-09-25 - 主分类号： H01L27/15 文献下载
摘要：器件可以包括具有在第一区域中的第一嵌入式晶体管和在第二区域中的第二嵌入式晶体管的衬底。第一区域和第二区域可以由沟槽分隔，该沟槽延伸穿过形成在衬底上的外延层的至少一部分。第一嵌入式晶体管可以连接到第一发光二极管（LED），并且第二嵌入式晶体管可以连接到第二LED。第一光学隔离层可以处于外延层和衬底的第一区域之间。第二光学隔离层可以处于外延层和衬底的第二区域之间。
具有嵌入式晶体管段式 led

[发明专利]一种具有高隧穿效率的半浮栅晶体管及其制备方法-CN201811539596.7在审
发明人：张卫;陈琳;孙清清 -专利权人：复旦大学
申请日： 2018-12-17 - 公布日： 2019-04-30 - 主分类号： H01L29/788 文献下载
摘要：本发明属于集成电路器件制造技术领域，具体为一种具有高隧穿效率的半浮栅晶体管及其制备方法。本发明半浮栅晶体管包括：Si衬底；形成于Si衬底中的U型槽；位于Si衬底中的嵌入式隧穿晶体管的源极；与所述嵌入式隧穿晶体管的源极相接触的第一栅极叠层；第二栅极叠层；位于第一栅极叠层和第二栅极叠层两侧的栅极侧墙本发明采用SiGe作为嵌入式晶体管的源极，以改变嵌入式晶体管的能带结构，降低源极的导带底并提高源极的价带顶；提高源极的价带顶可以使得隧穿晶体管能在更小的漏极电压的条件下实现电子从源极价带向漏极导带的隧穿
源极栅极叠层浮栅晶体管隧穿晶体管衬底价带隧穿嵌入式晶体管栅极侧墙嵌入式导带制备集成电路器件制造降低功耗漏极电压能带结构漏极漏区源区

[发明专利]一种嵌入式金属栅极薄膜晶体管-CN200810133222.5无效
发明人：李秋德 -专利权人：和舰科技（苏州）有限公司
申请日： 2008-07-14 - 公布日： 2010-01-20 - 主分类号： H01L29/786 文献下载
摘要：本发明涉及一种嵌入式金属栅极薄膜晶体管，包括玻璃基板内的嵌入式沟槽，其中依次排列金属栅极、栅介电质、非晶硅层，以及非晶硅层两侧的有源区，该薄膜晶体管的上部与玻璃基板的上部共面。采用本发明的结构，可以克服阻容迟滞所造成的“重影”问题，同时可以缩小薄膜晶体管的尺寸，提高开口率。
一种嵌入式金属栅极薄膜晶体管

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条