“半导体器件”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果771836个，建议您升级VIP下载更多相关专利

[实用新型]半导体器件-CN201821629141.X有效
发明人：戈登·M·格里芙尼亚;S·ST·日尔曼 -专利权人：半导体元件工业有限责任公司
申请日： 2018-02-07 - 公布日： 2019-05-03 - 主分类号： H01L23/482 文献下载
摘要：本实用新型涉及一种半导体器件。所述半导体器件包括半导体管芯，所述半导体管芯包括第一半导体材料、形成于所述第一半导体材料上的第二半导体材料以及在所述第二半导体材料上的管芯附接区域；导电层，所述导电层在所述第二半导体材料的表面上，从管芯附接区域内延伸到管芯附接区域外；在所述导电层之上的绝缘层，位于所述管芯附接区域内的绝缘层具有第一开口，位于所述管芯附接区域外的绝缘层具有第二开口；以及互连结构，所述互联结构包括管芯附接区域，其中所述半导体管芯设置在所述互连结构的所述管芯附接区域的上方；其中所述半导体管芯通过所述绝缘层中的所述第一开口电连接到所述导电层。
附接区域管芯半导体材料绝缘层半导体管芯导电层半导体器件互连结构开口本实用新型互联结构电连接延伸

[实用新型]半导体器件-CN201620142977.1有效
发明人：顾悦吉;王珏;杨彦涛;陈琛 -专利权人：杭州士兰集成电路有限公司
申请日： 2016-02-25 - 公布日： 2016-08-24 - 主分类号： H01L21/331 文献下载
摘要：公开了半导体器件。所述半导体器件的制造方法包括：在半导体衬底的第一表面形成阱区，半导体衬底和阱区分别为彼此相反的第一掺杂类型和第二掺杂类型；在阱区上形成栅介质层；在栅介质层上形成栅导体层；在阱区中形成第二掺杂类型的基区；在基区中形成第一掺杂类型的发射区；在发射区上形成发射电极；进行预处理，在半导体衬底的第二表面附近的区域形成预处理区；在半导体衬底的第二表面形成第一掺杂类型的集电区；在集电区上形成集电电极；以及进行第一热处理该方法通过引入缺陷层以降低半导体器件制造后期的热处理温度和获得高杂质激活。
半导体器件

[发明专利]半导体器件-CN202211059125.2在审
发明人：李治福;刘广辉;艾飞;罗成志 -专利权人：武汉华星光电技术有限公司
申请日： 2022-08-30 - 公布日： 2022-11-29 - 主分类号： H01L29/786 文献下载
摘要：本发明提供一种半导体器件。通过使第一有源层位于衬底上，第一绝缘层覆盖第一有源层，且第一绝缘层上设有第一过孔，第二有源层位于第一绝缘层上，第三有源层位于第一过孔内，且第三有源层连接第一有源层和第二有源层，从而使得半导体器件的沟道长度可根据第一绝缘层的厚度而确定，半导体器件的沟道宽度可根据第一过孔的周长而确定，有利于实现极小沟道长度的半导体器件的制备，从而也有利于提高半导体器件的迁移率。此外，由于第三有源层位于所述第一过孔内并连接第一有源层和第二有源层，因而相较于第一有源层、第二有源层和第三有源层均位于同一平面内的设计方式，本发明可降低半导体器件的占用面积，且可避免曝光精度和蚀刻精度的限制
半导体器件

[实用新型]半导体器件-CN202222758930.6有效
发明人：龚罗炜;周尧尧;姜剑光;刘峰松;吴贤勇 -专利权人：上海积塔半导体有限公司
申请日： 2022-10-19 - 公布日： 2023-03-31 - 主分类号： H01L23/48 文献下载
摘要：本申请提供一种半导体器件，应用于半导体器件技术领域，包括：第一连接孔(4)、第二连接孔(5)、第一金属层(6)和第二金属层(7)；第一连接孔(4)的上端与第一金属层(6)的下端连接，第一金属层(6)的上端与第二连接孔通过第一连接孔(4)与第二连接孔(5)在第一金属层(6)上的投影不重合，削减半导体器件中的应力，避免半导体器件的膜层中间出现裂纹，导致的半导体器件无法导通的问题，提高半导体器件的性能。
半导体器件

[实用新型]半导体器件-CN202020169605.4有效
发明人：雒曲;徐政业 -专利权人：长鑫存储技术有限公司
申请日： 2020-02-14 - 公布日： 2020-10-27 - 主分类号： H01L27/108 文献下载
摘要：本实用新型涉及一种半导体器件。该导体器件包括半导体基板、埋入式字线结构和鳍型结构。其中半导体基板具有浅沟槽隔离结构和平行设置的多个有源区；埋入式字线结构位于所述半导体基板内，沿第一方向延伸，跨过多个所述浅沟槽隔离结构和所述有源区；鳍型结构位于所述有源区与所述埋入式字线结构相交的区域中
半导体器件

[发明专利]半导体器件-CN201811311113.8在审
发明人：李峭蒑;金锡勋;梁裕信;李承勋;崔珉姬 -专利权人：三星电子株式会社
申请日： 2018-11-06 - 公布日： 2019-06-18 - 主分类号： H01L27/11 文献下载
摘要：公开了一种半导体器件，该半导体器件包括：衬底，该衬底包括从衬底的顶表面垂直地突出的第一有源图案；以及填充形成在第一有源图案的上部上的第一凹部的第一源极/漏极图案。该第一源极/漏极图案包括第一半导体图案和位于第一半导体图案上的第二半导体图案。第一半导体图案具有第一面、第二面和当第一面和第二面彼此会合时限定的第一角边缘。该第二半导体图案覆盖第一半导体图案的第一面和第二面并暴露第一角边缘。
半导体图案半导体器件第二面衬底源极/漏极角边缘源图案图案垂直地顶表面凹部填充暴露覆盖

[发明专利]半导体器件-CN202210195379.0在审
发明人：山本芳树 -专利权人：瑞萨电子株式会社
申请日： 2016-10-26 - 公布日： 2022-06-03 - 主分类号： H01L27/11 文献下载
摘要：本公开涉及功耗降低的半导体器件。该器件包括：n型阱区域，位于半导体主体的主面之上；元件隔离区域，位于主表面之上；第一和第二有源区域，位于n型阱区域中并且被元件隔离区域环绕；绝缘膜，位于第一有源区域中的主表面之上；半导体层，位于绝缘膜之上；栅电极层，通过栅极绝缘膜位于半导体层之上；p型源极和漏极区域，在栅电极层的两个端部处形成在半导体层中；伪栅电极层，通过栅极绝缘膜位于半导体层之上；n型半导体区域，位于第二有源区域中的n型阱区域表面之上；以及电源布线，与n型半导体区域耦合。
半导体器件

[发明专利]半导体器件-CN200810130350.4有效
发明人：野野村到;长田健一;佐圆真 -专利权人：株式会社日立制作所
申请日： 2008-07-11 - 公布日： 2009-01-21 - 主分类号： H01L25/00 文献下载
摘要：本发明提供一种半导体器件，提供如下这样的技术：在半导体器件中，能够层叠相同设计的多个芯片、废除垫片和中继基板而提高三维耦合的信息传送能力。在封装基板上层叠有第一半导体集成电路(SoC301)、第二半导体集成电路(存储器A302)和第三半导体集成电路(存储器B303)，该第一半导体集成电路具有第一三维耦合电路(三维耦合发送端子组和三维耦合接收端子组)，该第二半导体集成电路具有三维耦合电路和贯通电极(电源贯通孔和接地贯通孔)，该第三半导体集成电路具有三维耦合电路和贯通电极。
半导体器件

[发明专利]半导体器件-CN201610947452.X有效
发明人：山本芳树 -专利权人：瑞萨电子株式会社
申请日： 2016-10-26 - 公布日： 2022-07-01 - 主分类号： H01L27/11 文献下载
摘要：本公开涉及功耗降低的半导体器件。该器件包括：n型阱区域，位于半导体主体的主面之上；元件隔离区域，位于主表面之上；第一和第二有源区域，位于n型阱区域中并且被元件隔离区域环绕；绝缘膜，位于第一有源区域中的主表面之上；半导体层，位于绝缘膜之上；栅电极层，通过栅极绝缘膜位于半导体层之上；p型源极和漏极区域，在栅电极层的两个端部处形成在半导体层中；伪栅电极层，通过栅极绝缘膜位于半导体层之上；n型半导体区域，位于第二有源区域中的n型阱区域表面之上；以及电源布线，与n型半导体区域耦合。
半导体器件

[实用新型]半导体器件-CN202121812563.2有效
发明人：李宝玉;詹益旺;陈凡;陈云;郭鹏 -专利权人：福建省晋华集成电路有限公司
申请日： 2021-08-04 - 公布日： 2022-04-05 - 主分类号： H01L29/78 文献下载
摘要：本申请提供一种半导体器件，该半导体器件包括衬底，以及位于所述衬底上方的栅极结构，所述栅极结构包括依次叠层设置于所述衬底上方的第一绝缘层、半导体层、阻挡层和金属层；其中，所述半导体层的下表面的尺寸大于所述半导体层的上表面的尺寸，所述金属层完全覆盖所述半导体层。本申请中至少通过金属层来覆盖(遮挡住)坡度角不受控制的半导体层，使得栅结构的边缘尺寸主要由坡度角易受控制且刻蚀坡度角较大的金属层决定，即使半导体层的坡度角不受控制，也不会影响后续在两侧形成的掺杂区的形貌和位置
半导体器件

[发明专利]半导体器件-CN201711064521.3在审
发明人：绵贯真一;小松大士;中山知士;小仓卓;桑岛照弘 -专利权人：瑞萨电子株式会社
申请日： 2017-10-31 - 公布日： 2018-05-25 - 主分类号： H01L31/02 文献下载
摘要：本发明涉及半导体器件。对半导体制造装置的锗(Ge)污染被抑制。锗是硅半导体工艺中的异种材料。半导体器件被提供有包括n型锗层的Ge光电二极管和与n型锗层电容耦合的插塞。
半导体器件光电二极管电容耦合插塞导体制造装置硅半导体工艺不直接接触异种材料污染

[发明专利]半导体器件-CN201910811306.8在审
发明人：李东镇;金志永;金奉秀;卢弦均;郑文泳 -专利权人：三星电子株式会社
申请日： 2019-08-30 - 公布日： 2020-05-26 - 主分类号： H01L27/108 文献下载
摘要：提供了半导体器件。该半导体器件包括：第一衬底；有源区域，其由第一衬底中的隔离膜限定；氧化物半导体层，其在有源区域中的第一衬底上并且不包括硅；凹陷，其在氧化物半导体层内部；以及栅极结构，其填充凹陷，包括栅电极以及在栅电极上的封盖膜
半导体器件

[发明专利]半导体器件-CN201310536204.2有效
发明人：宮川毅 -专利权人：株式会社东芝
申请日： 2013-11-04 - 公布日： 2017-06-27 - 主分类号： H01L29/78 文献下载
摘要：本发明提供一种半导体器件，要解决的问题是，降低外部电极与半导体芯片之间产生的连接电阻。本发明的实施方式的半导体器件具有半导体芯片，具有电极；连接器，具有芯片连接面、中间连接部和外部电极端子连接面，把上述电极与上述芯片连接面电连接；以及第1连接部件，比上述芯片连接面的面积大，设置在上述芯片连接面与上述电极之间
半导体器件

[发明专利]半导体器件-CN201210536785.5有效
发明人：禹卓均 -专利权人：爱思开海力士有限公司
申请日： 2012-12-12 - 公布日： 2017-10-24 - 主分类号： H01L23/48 文献下载
摘要：本发明公开一种半导体器件，该半导体器件允许检测晶片水平上的硅穿孔（TSV）的连接状态。该半导体器件包括第一线，其形成在TSV上方；第二线，其形成在第一线上方；以及第一电力线和第二电力线，其形成在与第二线相同的层上。因此，该半导体器件不仅可以检测封装完成之后的芯片对芯片连接状态，而且可以检测晶片水平上的TSV与芯片之间的连接状态，从而减少因封装缺陷芯片所要耗费的不必要的成本和时间。
半导体器件

[发明专利]半导体器件-CN201310059621.2有效
发明人：松本弘毅 -专利权人：瑞萨电子株式会社
申请日： 2013-02-17 - 公布日： 2013-10-23 - 主分类号： H01L29/78 文献下载
摘要：本发明的实施例涉及一种半导体器件。本发明提供一种设计成防止电场集中于槽部附近的半导体器件。该半导体器件包括半导体层、源极区域、漏极区域、源极偏移区域、漏极偏移区域、槽部、栅极绝缘膜、栅极电极和嵌入区域。在平面图中在从源极偏移区域到漏极偏移区域的方向上，在平面图中在半导体层中的源极偏移区域与漏极偏移区域之间的至少一个位置提供槽部。栅极绝缘膜覆盖槽部的侧部和底部。
半导体器件