“位宽”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果857448个，建议您升级VIP下载更多相关专利

[发明专利]音频处理方法、装置、芯片、电子设备及存储介质-CN202210773940.9在审
发明人：颜廷管;余庆华;王泷 -专利权人：哲库科技（上海）有限公司
申请日： 2022-07-01 - 公布日： 2022-10-18 - 主分类号： G11B20/10 文献下载
摘要：该方法应用于电子设备，该方法包括：基于第一采样位宽对音源数据进行解码处理，得到第一解码数据；基于第二采样位宽对所述第一解码数据进行编码处理，得到音频编码数据包；其中，所述第一采样位宽对应于音频编解码器设置的采样位宽，所述第二采样位宽对应于音源数据的原始采样位宽。
音频处理方法装置芯片电子设备存储介质

[发明专利]一种利用RX DQS GAT识别DDR位宽的方法-CN202310463642.4在审
发明人：顾江波;周永波;杨阳;田飞 -专利权人：芯河半导体科技（无锡）有限公司
申请日： 2023-04-26 - 公布日： 2023-07-21 - 主分类号： G06F13/16 文献下载
摘要：本发明涉及数据位宽识别技术领域，尤其涉及一种利用RX DQS GAT识别DDR位宽的方法，首先初始化配置DDR接口时，DDRPHY按照16bit DQ数据位宽进行RX DQS GAT train自适应调节；若DDRPHY接收并识别DRAM颗粒高8bit和低8bit电平跳变信号则DQ数据位宽为16bit；若DDRPHY仅接收DRAM颗粒低8bit电平跳变信号则DQ数据位宽为8bit。本发明可以普适性的实现DDR类协议接口DQ数据位宽的自动化识别，原理简单，实现方便。
一种利用 rx dqs gat 识别 ddr 方法

[发明专利]一种利用WL train识别DDR位宽的方法-CN202310472511.2在审
发明人：顾江波;周永波;杨阳;田飞 -专利权人：芯河半导体科技（无锡）有限公司
申请日： 2023-04-26 - 公布日： 2023-06-27 - 主分类号： G06F13/16 文献下载
摘要：本发明涉及数据位宽识别技术领域，尤其涉及一种利用WL train识别DDR位宽的方法，首先初始化配置DDR接口时，DDRPHY按照16bit DQ数据位宽进行WL train自适应调节；若DDRPHY接收并识别DRAM颗粒高8bit和低8bit电平跳变信号则DQ数据位宽为16bit；若DDRPHY仅接收DRAM颗粒低8bit电平跳变信号则DQ数据位宽为8bit。本发明可以普适性的实现DDR类协议接口DQ数据位宽的自动化识别，原理简单，实现方便。
一种利用 wl train 识别 ddr 方法

[发明专利]一种网状透气宽窄针织带及其制造方法-CN201610659461.9有效
发明人：张志生;曹令学;何慧 -专利权人：东莞润信弹性织物有限公司
申请日： 2016-08-12 - 公布日： 2018-03-27 - 主分类号： D04B21/20 文献下载
摘要：本发明公开了一种网状透气宽窄针织带及其制造方法，包括织带主体，所述织带主体上设有窄位实体段和宽位网孔段，宽位网孔段的宽度大于窄位实体段的宽度，该窄位实体段和宽位网孔段在同一针织电子驱动梳栉的钩编机中一体钩编而成，所述窄位实体段和宽位网孔段首尾相接循环设置。
一种网状透气宽窄针织及其制造方法

[发明专利]一种显示元件的驱动方法和装置-CN202110207792.X有效
发明人：蒋召宇;赵茂;张若平;高润芃;何书专 -专利权人：南京浣轩半导体有限公司
申请日： 2021-02-24 - 公布日： 2022-03-08 - 主分类号： G09G3/32 文献下载
摘要：针对现有技术中存在的驱动电流生成时位宽较大需要的芯片面积大，位宽小显示效果不好的问题，本发明提供一种显示元件的驱动方法和装置，将位宽分割为高位位宽和低位位宽两部分，使用模拟方式控制高位位宽，数字方式控制低位位宽
一种显示元件驱动方法装置

[发明专利]一种基于卷积神经网络的MRI自适应窗宽窗位提取方法-CN202011641598.4在审
发明人：丁少伟;杨宇轩;李鹏宇 -专利权人：苏州朗润医疗系统有限公司
申请日： 2020-12-31 - 公布日： 2021-04-20 - 主分类号： G06T7/00 文献下载
摘要：一种基于卷积神经网络的MRI自适应窗宽窗位提取方法，其特征在于，建立图像和窗宽关系的卷积神经网络模型结构，形成从图像到窗宽窗位的映射，卷积神经网络模型完成并测试后加载MR图像计算得到窗宽窗位参数。本发明采用卷积神经网络训练窗宽窗位参数，选取鲁棒性更强的损失函数，在一定程度上避免了窗宽窗位受到主观干扰；同时本发明基于卷积神经网络选取图像特征，避免了不同MR图像类型的干扰，并最大程度保留图像显示的质量与现有方法相比，基于卷积神经网络的MR自适应窗宽窗位计算方法显示图像细节更为完善，图像质量更好。
一种基于卷积神经网络 mri 自适应窗宽窗位提取方法

[发明专利]循环冗余校验的校验值计算方法及装置-CN200910221966.7有效
发明人：张恩东 -专利权人：成都市华为赛门铁克科技有限公司
申请日： 2009-11-23 - 公布日： 2010-05-05 - 主分类号： H04L1/00 文献下载
摘要：该方法包括：接收到数据流中等于第一预设位宽的数据包时，将所述等于第一预设位宽的数据包输入与所述第一预设位宽对应的循环冗余校验计算单元计算校验值；接收到所述数据流中小于第一预设位宽的数据包时，将所述小于第一预设位宽的数据包拆分成两个或两个以上不同位宽的数据段，将拆分后的不同位宽的数据段输入与所拆分的数据段的位宽对应的循环冗余校验计算单元计算校验值。
循环冗余校验计算方法装置

[发明专利]一种大位宽数据处理方法、装置、设备及存储介质-CN202210512141.6有效
发明人：刘曼;郑磊;王立峰 -专利权人：广州万协通信息技术有限公司
申请日： 2022-05-12 - 公布日： 2022-09-02 - 主分类号： H04L9/06 文献下载
摘要：本申请实施例公开了一种大位宽数据处理方法、装置、设备及存储介质，用于密钥的加密或解密过程，通过确定多个乘法器的输入端口位宽；根据乘法器的输入端口位宽，确定位差宽度；获取待相乘数据，待相乘数据包括密文数据或明文数据，将待相乘数据和位差宽度，输入预设的降幂模型中，确定每个乘法器对应处理的数据位宽范围和对应的每个乘法器运算系数，其中待相乘数据的位宽大于所述乘法器的输入端口位宽；根据每个乘法器对应处理的数据位宽范围，将待相乘数据对应位宽范围的分段数据输入至对应的乘法器中，进行并行运算，输出子运算结果；根据子运算结果和运算系数，进行数据整合，输出最终运算结果，解决大位宽数据处理效率低问题，提升工作效率。
一种大位宽数据处理方法装置设备存储介质

[发明专利]用于可编程逻辑器件中可变位宽存储器的自动测试电路-CN202111015082.3在审
发明人：陈雷;刘亚泽;孙华波;孙健爽;王文锋;张玉;方鑫;伊经伟;李智;郭琨 -专利权人：北京时代民芯科技有限公司;北京微电子技术研究所
申请日： 2021-08-31 - 公布日： 2022-01-04 - 主分类号： G06F11/267 文献下载
摘要：本发明公开了一种用于可编程逻辑中可变位宽存储器的自动测试电路，包括地址数据产生器、位宽选择器和可变位宽比较器；地址数据产生器用于自动产生15位顺序可自动翻转地址信号和数据、写使能信号，并传输给位宽选择器；位宽选择器接收到来自地址数据产生器的信号后，根据位宽选择情况对接收到的信号进行转换，并将转换后的信号传输至每一个待测存储器；可变位宽比较器用于接收来自待测存储器的输出数据信号，根据选择的位宽对信号进行转换本发明能够使用较少的电路结构，实现对可编程逻辑内嵌存储器的自动全遍历测试，并可根据存储器宽度选择适合的位宽进行测试，具备较高的测试效率和灵活性。
用于可编程逻辑器件变位存储器自动测试电路

[发明专利]一种深度学习网络的网络结构确定方法及装置-CN201710656729.8有效
发明人：黄崇基 -专利权人：杭州海康威视数字技术股份有限公司
申请日： 2017-08-03 - 公布日： 2020-07-31 - 主分类号： G06N3/08 文献下载
摘要：本发明实施例提供了一种深度学习网络的网络结构确定方法及装置，其中，该深度学习网络的网络结构确定方法包括：针对深度学习网络中的指定网络层，获取处理器中寄存器的寄存器位宽，以及输入量中元素的元素位宽；根据寄存器位宽、元素位宽，以及寄存器位宽、元素位宽与网络层的规格参数所满足的预设关系式，确定指定网络层的规格参数；根据指定网络层的规格参数，确定深度学习网络的网络结构。
一种深度学习网络结构确定方法装置

[发明专利]一种基于cordic算法的除法器-CN202111038841.8有效
发明人：刘睿;张亚国;楼红伟 -专利权人：深圳智微电子科技有限公司
申请日： 2021-09-06 - 公布日： 2023-10-03 - 主分类号： G06F7/535 文献下载
摘要：本发明涉及一种基于cordic算法的除法器，该除法器对输入模块接收的分母利用位宽获取模块获取有效位宽，基于有效位宽获得新的分子，基于新的分子和分母在除法运算模块求取商，通过校正模块基于有效位宽对商进行移位获取输入模块的接收的分子和分母的商根据本发明的除法器，利用分母的有效位宽获得新的分子，并对新的分子和分母在除法运算模块求取商，然后基于有效位宽获得分子分母实际的商，避免对数值相差较大的分子分母求商，能够解决在分母远大于分子时出现的精度骤降的问题
一种基于 cordic 算法法器

[发明专利]一种总线带宽效率统计方法、装置、和设备及介质-CN202110544807.1在审
发明人：刘铭;李金亭 -专利权人：青岛信芯微电子科技股份有限公司
申请日： 2021-05-19 - 公布日： 2021-08-10 - 主分类号： G06F13/16 文献下载
摘要：本发明提供一种总线带宽效率统计方法、装置、和设备及介质，该方法包括：触发进行数据统计时，实时读取AXI总线接口上的当前数据传输指示信号和当前传输位宽指示信号；根据当前传输指示信号，确定数据传输通道上每传输一个数据时，根据当前传输位宽指示信号，确定传输的数据对应的有效位宽；触发所确定的有效位宽所对应的计数器，对该有效位宽的数据进行计数；数据统计结束时，利用各计数器统计的数据个数与对应的有效位宽及统计时间，确定总线带宽效率本发明实现了利用实际有效数据位宽来计算总线带宽效率，使得计算结果更加精确。
一种总线带宽效率统计方法装置设备介质

[发明专利]模型训练方法、装置、存储介质及电子设备-CN202110249601.6在审
发明人：段勤 -专利权人： OPPO广东移动通信有限公司
申请日： 2021-03-08 - 公布日： 2022-09-09 - 主分类号： G06N20/00 文献下载
摘要：本申请公开了一种模型训练方法、装置、存储介质及电子设备，其中，通过获取需要进行训练量化的浮点网络模型，以及获取候选的量化位宽范围，分别独立地从该量化位宽范围中确定出针对浮点网络模型的输入值的第一量化位宽，以及从该量化位宽范围中确定出针对浮点网络模型的权重值的第二量化位宽，最后根据确定的第一量化位宽以及第二量化位宽对浮点网络模型进行训练量化，从而将浮点网络模型转换为对应的定点网络模型。
模型训练方法装置存储介质电子设备

[发明专利]一种数据发送、接收方法、相应装置和存储介质-CN201910251000.1有效
发明人：马希通;段然;耿立华;李彦孚 -专利权人：京东方科技集团股份有限公司
申请日： 2019-03-29 - 公布日： 2021-12-03 - 主分类号： H04L1/00 文献下载
摘要：该方法包括：根据待发送数据位宽的比特位数，对基础时钟进行倍频，得到倍频时钟，所述倍频时钟中的高电平最大个数大于所述比特位数能够表征的最大数值；将所述待发送数据中的无效位宽剔除，确定所述待发送数据中的有效位宽的比特位数以及所述有效位宽表征的数值；根据所述待发送数据中的有效位宽的比特位数，确定数据周期；根据所述待发送数据中的有效位宽表征的数值，确定高电平个数；根据所述数据周期和所述高电平个数，按照所述倍频时钟发送所述待发送数据。根据本申请实施例的技术方案，可以避免待传输数据中无效位宽对于带宽的占用，提高传输效率。
一种数据发送接收方法相应装置存储介质

[发明专利]一种用于FPGA配置的总线多宽度转换电路-CN201310439306.2有效
发明人：王文锋;陈雷;李学武;孙华波;李智;张健;倪劼;田艺;张彦龙 -专利权人：北京时代民芯科技有限公司;北京微电子技术研究所
申请日： 2013-09-24 - 公布日： 2014-02-05 - 主分类号： G06F13/40 文献下载
摘要：一种用于FPGA配置的总线多宽度转换电路，可以完成FPGA一位、二位、四位和八位宽度配置输入的总线宽度转换。该电路包括两个模块，一个是总线位宽转换模块；另一个模块是总线位宽转换模块的控制模块。一位、二位、四位或八位的配置数据通过四输入多路器组的选择，写入到8位的第一寄存器组，第一寄存器组写满后再移入8位的第二寄存器组，最后输出到八位配置总线上进行FPGA的配置。控制模块根据输入信号的宽度，使总线位宽转换模块把一位、二位、四位或八位位宽输入转换为八位位宽输入。通过该电路FPGA可以使用一位、二位、四位或八位的端口进行配置，增大了FPGA配置端口的灵活性。
一种用于 fpga 配置总线宽度转换电路