[发明专利]乘法电路在审
| 申请号： | 98115184.1 | 申请日： | 1998-06-23 |
| 公开（公告）号： | CN1204804A | 公开（公告）日： | 1999-01-13 |
| 发明（设计）人： | 小沼弘一 | 申请（专利权）人： | 索尼公司 |
| 主分类号： | G06F7/52 | 分类号： | G06F7/52 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 陈景峻,李亚非 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： |
一个乘法电路,它包含一个部分乘积加法电路和一个最后阶段加法电路,用于求出通过m比特的二进制被乘数与n比特的二进制乘数相乘得出的乘法运算结果的高位p比特(p | ||
| 搜索关键词： | 乘法 电路 | ||
【主权项】：
权利要求书1．一个乘法电路，它包含一个部分乘积加法电路和一个最后阶段加法电路，用于求出通过m比特的二进制被乘数与n比特的二进制乘数相乘得出的乘法运算结果的高位p比特(p＜m+n)，作为其运算结果，其中部分乘积加法电路和最后阶段加法电路中的至少一个包含一个和产生电路及一个进位产生电路，该和产生电路执行与高位p比特乘法运算结果直接有关的比特加法运算，该进位产生电路只产生与低位q比特(q=m+n-p)有关的进位。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于索尼公司，未经索尼公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/98115184.1/，转载请声明来源钻瓜专利网。
- 同类专利
- 基于自动化搜索的加速卷积Im2col矩阵乘计算方法-202311044060.9
- 吴都 - 吴都
- 2023-08-18 - 2023-10-27 - G06F7/523
- 本发明公开了基于自动化搜索的加速卷积Im2col矩阵乘计算方法，包括如下步骤：1)使用Im2col算法将卷积计算转换成矩阵乘法；2)构造TVM用于搜索最优矩阵乘法的模板；3)手工调优的小矩阵乘法库；4)运行时自动代码生成的方法；本发明的有益效果如下：1)本发明使用自动化搜索最优矩阵乘法的方式，从不同的参数组合中搜索到当前硬件架构和卷积形状下最优的参数组合，所以本发明可以针对不同的硬件架构和卷积形状生成性能较优的矩阵乘法代码，从而高效地完成卷积计算。2)本发明使用类似运行时自动代码生成的方法调用经过专门调优的小矩阵乘法库，该方法可以解决长条形矩阵乘法性能较差的问题，得到性能较好的矩阵乘法的方式，从而高效地完成卷积计算。
- 两字节乘法电路及其任意位宽为2次幂的乘法电路与芯片-202311159955.7
- 强斌;董琛;胡薇;彭春雨;卢文娟;赵强;蔺智挺;吴秀龙 - 安徽大学
- 2023-09-11 - 2023-10-24 - G06F7/52
- 本发明涉及两字节乘法电路及其任意位宽为2次幂的乘法电路与芯片。所述两字节乘法电路包括四个与门电路和两个半加器电路。每个半加器电路包括三个PMOS晶体管和三个NMOS晶体管。半加器电路结构在仅用六个晶体管的情况下能达到全摆幅输出。在四个门电路模块和两个半加器电路模块组合下，完成一个2bit乘法器电路设计，同时两字节乘法电路可根据不同位宽乘法运算的需要进行不同电路的组合设计，通过配置加法器和移位器，使得运算器进行任意位宽为2次幂的乘法，可以避免高位运算的大体积的乘法器，可以实现数据位宽的灵活调节，进而实现更多复杂数据的运算，同时降低芯片运行功耗，使运算效率大大提高。
- 一种乘除法运算器-202311048434.4
- 邓超;宗强;汪虎;刘准 - 深圳市芯茂微电子有限公司
- 2023-08-21 - 2023-10-17 - G06F7/523
- 本发明公开了一种乘除法运算器，涉及电路领域，电流源的输出电流的大小与第一输入电压的大小呈正相关，电压电阻转换模块将第一电阻等效模块的等效电阻转换为在第一输入电压和电流源的输出电流下的电阻值。第二电阻等效模块的等效电阻与第一电阻等效模块的电阻成比例。电压电流转换模块将第二输入电压转换为等效输入电流。基于欧姆定律根据第二电阻等效模块的等效电阻和等效输入电流便可确定第一输入电压和第二输入电压的乘积或商。乘除法运算器输入的第一输入电压不仅作为计算输出电压的输入值，还通过电流源参与到乘除法运算器自身输出增益的调节中，从而在第一输入电压和第二输入电压的取值范围受限的情况下提升输出电压的取值范围。
- 一种基于磁性隧道结存算一体的乘法器设计方法及乘法器-202310775580.0
- 虞志益;潘万圆;尹宁远;于贻鹤;唐成程 - 中山大学
- 2023-06-27 - 2023-10-13 - G06F7/523
- 本发明公开了一种基于磁性隧道结存算一体的乘法器设计方法，涉及电子技术的领域。通过搭建MTJ与CMOS组合与门电路，利用所述MTJ与CMOS组合与门电路进行与运算；进一步利用所述MTJ与CMOS组合与门电路搭建与门阵列，并基于与门阵列内每一个MTJ与CMOS组合与门电路的与运算结果，进行乘法器的部分积计算；引入CSA阵列与CPA，组成进位保留乘法器，利用所述进位保留乘法器接收所述与门阵列中乘法器的部分积计算结果，基于乘法器的部分积计算结果进行进位保留乘法运算。通过本发明提供的一种基于磁性隧道结存算一体的乘法器设计方法，能有效解决计算功能集成到磁性隧道存储单元中的问题，以及计算性能差、功耗高的问题。
- 精简近似的基于共享的单输入多权重乘法器-202180093015.5
- 饶朝林;周巾栋;马郁;吴旻烨;娄鑫;周平强;虞晶怡 - 上海科技大学
- 2021-03-26 - 2023-10-13 - G06F7/52
- 本发明提供了一种用于神经网络中的乘法的优化了的乘法器设计框架，该框架具有量化和近似计算功能。在根据本发明的神经网络加速器中，输入和中间值被量化为定点数，并且近似乘法器被设计为通过共享中间结果来更有效地执行乘法。如果近似乘法器产生不可接受的误差，则提供补偿方法来减小误差。
- 一种乘法器的运算方法、运算装置、电子设备和存储介质-202310778309.2
- 丁劲男;吴相涛 - 北京地平线信息技术有限公司
- 2023-06-28 - 2023-09-29 - G06F7/523
- 公开了一种乘法器的运算方法、运算装置、电子设备和存储介质，涉及数据处理技术领域。该方法包括：确定乘法器的多个输入数据组和乘法器的编码方式；确定多个输入数据组中的至少一个低位输入数据组；基于至少一个低位输入数据组、编码方式，确定至少一个低位输入数据组对应的进位补偿项；基于至少一个低位输入数据组对应的进位补偿项和多个输入数据组，确定目标部分积阵列；基于目标部分积阵列，确定各输入数据组的乘积运算结果。本公开可以通过一个乘法器实现多种精度的乘法运算，减少硬件资源消耗和硬件面积。
- 一种存算器件、计数器、移位累加器和存内乘加结构-202210279290.2
- 石以诺;张文彪;迟克群;李州;孟皓 - 中电海康集团有限公司
- 2022-03-21 - 2023-09-29 - G06F7/523
- 本发明提供了一种存算器件、计数器、移位累加器和存内乘加结构，该存算器件通过采用包含有磁性轨道层和磁性记录层组成存算器件，利用磁性记录层区域中是否存在斯格明子，而导致磁性轨道层与磁性记录层组成的磁性隧道结阻态大小不同的特性，实现存储。相比现有技术中通过翻转自由层的磁化方向方式，本申请所公开的存算器件，基于磁性斯格明子的纯自旋电子体系，具有自旋电子器件高速、低功耗的特点，同时存算器件的物理尺寸小，可以实现较高的存储密度。
- 多乘法阵列-202310226753.3
- 尼古拉斯·安德鲁·普菲斯特;戴维·雷蒙德·卢茨;哈沙·瓦尔萨拉朱 - ARM有限公司
- 2023-03-10 - 2023-09-19 - G06F7/523
- 本发明提供了一种数据处理装置。AxB乘法器阵列具有由第一时钟信号计时的一组逻辑门，其中A和B两者均为整数。与该AxB乘法器阵列分开的CxD乘法器阵列具有由第二时钟信号计时的第二组逻辑门，其中C和D两者均为整数。加法电路在由该AxB乘法器阵列产生的第一至少部分乘积与由该CxD乘法器阵列产生的第二至少部分乘积之间执行加法运算。
- 乘法器、乘累加电路、运算电路、处理器和计算装置-202311056807.2
- 王丹阳;薛天志;翟云;范志军;杨作兴 - 深圳比特微电子科技有限公司
- 2023-08-22 - 2023-09-19 - G06F7/523
- 本公开涉及乘法器、乘累加电路、运算电路、处理器和计算装置。一种运算电路包括输入处理电路和乘累加电路。输入处理电路接收第一数并且在第一数是有符号数的情况下通过对第一数的符号位取反来输出第一数作为用于馈入乘累加电路的第一乘数，并在第一数是无符号数的情况下直接输出第一数作为用于馈入乘累加电路的第一乘数。输入处理电路还接收预先已知的第二数并直接输出第二数作为用于馈入乘累加电路的第二乘数。乘累加电路包括乘法子电路和累加子电路。乘法子电路包括用于执行第一乘数与第二乘数的乘法运算并提供无符号输出的乘法器。累加子电路接收乘法子电路的输出并对其累加。
- 一种基于单数字信号处理单元的双乘法计算装置和方法-202110804257.2
- 王宇宣;朱子谦;潘红兵;朱德政 - 南京大学
- 2021-07-16 - 2023-09-15 - G06F7/523
- 本发明提供了一种基于单数字信号处理单元的双乘法计算装置和方法。计算装置包括：输入处理单元，用于拼接具有公共乘数的两个被乘数得到长乘数；通用乘法器单元，用于计算长乘数与公共乘数的乘法运算；输出修正单元，用于根据公共乘数的符号位和第二被乘数的数值，对通用乘法器单元的输出结果进行拆分和修正，得到最终的输出值。该计算装置能够将共享乘数的两次短操作数乘法，合并为一次长操作数乘法，同时输出两个乘法结果。本发明适用有符号或无符号定点数的乘法，能有效提高复用同一乘数时，乘法操作的数据吞吐率和硬件资源利用率。
- 基于布尔差分的乘法复杂度优化方法及装置-202310736402.7
- 蔡少伟;张昕荻 - 中国科学院软件研究所
- 2023-06-20 - 2023-09-12 - G06F7/523
- 本发明提供了一种基于布尔差分的乘法复杂度优化方法及装置，该方法包括：获取逻辑网络中的待替换节点；在逻辑网络中查找节点输入包含于或等同于待替换节点输入的节点后，将查找到的节点加入到第一候选集合；将第一候选集合中的节点与待替换节点进行不同程度的异或运算，生成第二候选集合；将第一候选集合中的节点与第二候选集合中的元素进行匹配，并在匹配成功的情况下，根据匹配成功所涉及节点的子网络组合成替换结构以代替待替换节点的最大自由扇出锥；在对每一待替换节点进行最大自由扇出锥的代替后，清除当前网络中悬空节点，以得到优化后的逻辑网络。本发明可以降低逻辑网络的乘法复杂度。
- 一种低逻辑复杂度的无符号近似乘法器-201911074103.1
- 潘红兵;王蔓蓁;罗元勇;安梦瑜 - 南京大学
- 2019-10-31 - 2023-09-12 - G06F7/523
- 本发明提供了一种低逻辑复杂度的无符号近似乘法器。该近似乘法器包括部分积矩阵生成模块、第一阶段近似压缩模块、第二阶段近似压缩模块、第二阶段准确压缩模块和加法器模块。在部分积矩阵的压缩部分引入“近似”，在部分积矩阵压缩的第一阶段全部使用近似压缩器；在部分积矩阵压缩的第二阶段，权重高位部分使用全加器和半加器，权重低位部分仅使用近似压缩器。本发明使用的近似压缩器都仅使用逻辑与门和逻辑或门，相对于精确的压缩器(半加器和全加器)逻辑简单，硬件开销小。本发明的近似乘法器在提升电路性能的同时保障了准确度，在精度和硬件成本方面取得了较好的平衡。
- 多常数乘法器的逻辑电路设置方法、装置、设备及介质-202310236726.4
- 邵云;牛军;肖勇;程佳文;吕松霖;喻文健 - 深圳鸿芯微纳技术有限公司
- 2023-03-13 - 2023-09-08 - G06F7/523
- 本发明公开了一种多常数乘法器的逻辑电路设置方法、装置、设备及介质，涉及数字电路领域，方法包括：对乘法器对应的常数进行二进制转换，得到对应的二进制表达；选取目标常数，并确定其对应的候选组合；对候选组合中的二进制表达进行公因子消除，得到简化组合；基于简化组合中非零元的数量，确定最优简化组合；将最优简化组合对应的候选组合中目标常数的二进制表达作为其最优二进制表达；返回目标常数的抽取，直至得到所有常数的最优二进制表达时，基于最后的最优简化组合对应的最小总和，确定加法器数量；基于加法器数量，设置乘法器的加法器。由此，本发明确定出了多常数乘法器所需的加法器最少数量，进而使得多常数乘法器的面积能最小。
- UIA2计算电路及其数据处理方法、芯片、电子设备及存储介质-202111328426.6
- 焦海;闫磊 - 哲库科技（北京）有限公司
- 2021-11-10 - 2023-09-08 - G06F7/523
- 本申请公开了一种UIA2计算电路及其数据处理方法、芯片、电子设备及存储介质，涉及信息安全技术领域，该UIA2计算电路包括64级MUL单元，以及与所述64级MUL单元分别对应连接的64级混合运算单元，其中：第i级MUL单元，用于接收64位的第一数据序列，并对所述64位的第一数据序列进行第i级MUL运算，得到第i级MUL运算结果，i为整数且i的取值从0遍历至63；第i级混合运算单元分别与第i‑1级混合运算单元和所述第i级MUL单元连接，用于接收第i‑1级运算单元的第i‑1级混合运算结果和所述第i级MUL运算结果，并基于所述第i‑1级混合运算结果和所述第i级MUL运算结果，得到第i级混合运算结果；其中，第N级混合运算结果为所述第一数据序列对应的运算结果。本申请可以实现UIA2I算法的并行计算。
- 乘累加电路、包含该乘累加电路的处理器和计算装置-202310990483.3
- 王丹阳;陈双燕;翟云;范志军;杨作兴 - 深圳比特微电子科技有限公司
- 2023-08-08 - 2023-09-05 - G06F7/52
- 本公开涉及乘累加电路、包含该乘累加电路的处理器和计算装置。一种乘累加电路包括至少一个乘累加单元和求和单元。乘累加单元包括：乘法子电路，被配置为接收乘数并对其求积；累加子电路，其输入端耦接到乘法子电路的输出端，累加子电路被配置为接收乘法子电路的输出并对其累加；以及控制子电路，其输入端耦接到累加子电路的输出端并且其输出端提供乘累加单元的输出端，控制子电路被配置为接收控制信号和累加子电路的输出并根据控制信号而控制是否在控制子电路的输出端提供累加子电路的输出。求和单元的输入端耦接到所述至少一个乘累加单元的输出端。求和单元被配置为接收所述至少一个乘累加单元的输出并对其求和。
- 存算一体芯片及数据处理方法-202310744910.X
- 刘亮;莫柯凡;张喆;潘彪;孙玉峰;周佳慧;赵豪;李仙琴 - 北京智芯微电子科技有限公司;北京航空航天大学
- 2023-06-21 - 2023-09-05 - G06F7/523
- 本申请提供了一种存算一体芯片及数据处理方法，涉及芯片设计技术领域。存算一体芯片中的预处理装置能够将输入的浮点数的尾数划分为多个第一尾数组，存算一体阵列继而能够直接确定各个第一尾数组与多个第二尾数组中每个第二尾数组的初始乘积。然后，求和装置能够对多个初始乘积进行对齐处理得到多个目标乘积，并确定多个目标乘积的和值，从而得到浮点数的尾数的乘积。由此可见，本申请提供的存算一体芯片能够直接确定第一尾数组与第二尾数组的初始乘积，继而将对齐后的多个初始乘积(即目标乘积)累加，得到浮点数的尾数的乘积，因此该存算一体芯片确定浮点数的尾数的乘积的效率较高。
- 一种低功耗脉动阵列电路、芯片及电路控制方法-202310758764.6
- 乔树山;张默寒;游恒;尚德龙;周玉梅 - 中科南京智能技术研究院
- 2023-06-26 - 2023-09-05 - G06F7/52
- 本发明公开了一种低功耗脉动阵列电路、芯片及电路控制方法，涉及集成电路技术领域，阵列计算电路，阵列计算电路用于计算矩阵脉动阵列；计算时钟电路，计算时钟电路的第一输入端接收系统时钟信号，当开始计算时，输入计算启动信号，计算时钟电路的第二输入端接收计算启动信号，计算时钟电路的输出端输出计算时钟信号至阵列计算电路，阵列计算电路工作。本申请增加了计算时钟电路，当开始计算时，输入计算启动信号至计算时钟电路，计算时钟电路工作，阵列计算电路工作；不计算时，停止输入计算启动信号，计算时钟电路停止工作，阵列计算电路也停止工作，降低了脉动阵列电路的功耗。
- 一种基于BRAM的迭代型NTT交错存储系统-202310710959.3
- 陈涧升;崔益军;牛万泽;刘伟强;王成华 - 南京航空航天大学
- 2023-06-15 - 2023-09-01 - G06F7/523
- 本发明公开了一种基于BRAM的迭代型NTT交错存储系统，包括蝶形运算单元、分布式ROM、第一地址控制单元、第二地址控制单元以及数据存储单元；第一BRAM单元和第二BRAM单元存储有预处理后的数据；分布式ROM存储旋转因子；第二地址控制单元按照起始点组的变化以及每组蝶形运算的点数，使得上下两路输入数据按照数论变换变化规则进入蝶形运算单元进行处理；第一地址控制单元用于将蝶形运算单元的运算结果存储至第一BRAM单元或者第二BRAM单元。本发明采用交错存取数据的方式，大大减少了NTT运算的总周期数，消除了存储单元之间存取数据消耗的时间，在整体存储方式上做出了优化。
- 一种数据流水线计算路径结构及单线程数据流水线系统-202010969599.5
- 罗闳訚;周志新;何日辉 - 厦门壹普智慧科技有限公司
- 2020-09-15 - 2023-09-01 - G06F7/52
- 本发明涉及人工智能技术领域，更具体地，涉及一种数据流水线计算路径结构及单线程数据流水线系统。所述数据流水线计算路径结构包括顺次连接的树状结构的乘法累加单元、线性结构的乘法累加单元、非线性结构的乘法累加单元；树状结构的乘法累加单元、线性结构的乘法累加单元、非线性结构的乘法累加单元接收所需处理的数据与参数并对其进行处理后流出数据流水线计算路径结构，得到处理后的最终数据。所述数据流水线计算路径结构是一种通用的数据流水线计算架构，能够更高效地进行人工智能领域的计算。
- 低时延矩阵乘法部件-202310556021.0
- 安德鲁·埃弗里特·菲尔普斯;诺曼·保罗·约皮 - 谷歌有限责任公司
- 2018-05-17 - 2023-08-29 - G06F7/523
- 公开了低时延矩阵乘法部件。本发明公开了被实施为脉动单元阵列的矩阵乘法部件的方法、系统和设备。所述矩阵乘法的每个单元包括：权重矩阵寄存器，所述权重矩阵寄存器被配置为接收来自转置或者非转置权重移位寄存器的权重输入；转置权重移位寄存器，所述转置权重移位寄存器被配置为接收来自水平方向的要被存储在所述权重矩阵寄存器中的权重输入；非转置权重移位寄存器，所述非转置权重移位寄存器被配置为接收来自垂直方向的要被存储在所述权重矩阵寄存器中的权重输入；以及乘法部件，所述乘法部件耦合至所述权重矩阵寄存器并且被配置为使所述权重矩阵寄存器的所述权重输入与矢量数据输入相乘以获得乘法结果。
- 一种支持多种精度的乘法器及微处理器-202310601779.1
- 黄立波;张京;郭辉;郑重;郭维;雷国庆;王俊辉;王永文;邓全;隋兵才;倪晓强;孙彩霞;沈俊忠 - 中国人民解放军国防科技大学
- 2023-05-25 - 2023-08-29 - G06F7/523
- 本发明公开了一种支持多种精度的乘法器及微处理器，本发明的乘法器包括包含四个并行的浮点数FP8乘法运算单元的FP8数据通路，包含八个并行的定点数FIX8乘法运算单元的FIX8数据通路及整合数据通路，FP8数据通路用于在一个时钟周期完成4次浮点数FP8乘法运算，FIX8数据通路用于在一个时钟周期完成8次定点数FIX8乘法运算，整合数据通路用于将FP8/FIX8数据通路的输出整合为FP16乘法或FP32乘法的结果。本发明旨在实现FP32、FP8‑E5M2、FP8‑E4M3、INT8、UINT8这五种数据类型的乘法运算单元的传统设计方式下存在较大的面积和功耗开销的问题。
- 一种基于FPGA的支持8bit和16bit数据的可配置的CNN乘法累加器-202110382102.4
- 胡湘宏;李学铭;黄宏敏;陈淘生;刘梓豪;熊晓明 - 广东工业大学
- 2021-04-09 - 2023-08-29 - G06F7/523
- 本发明公开了一种基于FPGA的支持8bit和16bit数据位宽的可配置的CNN乘法累加器，包括控制模块、输入特征图寄存器、权重寄存器、部分和寄存器、PE阵列以及输出特征图寄存器，其中：所述控制模块用于控制整个卷积计算的时序；输入特征图寄存器用于寄存输入特征图，并把输入特征图像素按照卷积顺序输出到PE阵列；权重寄存器用于为PE阵列提供输入权重；部分和寄存器是一个只有一层的寄存器阵列，PE阵列用于完成卷积计算，输出特征图寄存器用于寄存通过PE阵列完成计算后的值。本发明能加快CNN硬件加速器的设计与部署，简化设计流程。
- 一种基于马赫-曾德尔干涉仪和非易失性相变材料的光子矩阵乘法器-202310052577.6
- 郭鹏星;游正容;邓玉宝;侯维刚;郭磊 - 重庆邮电大学
- 2023-02-02 - 2023-08-25 - G06F7/523
- 本发明属于光子信号处理技术领域，具体涉及一种基于马赫‑曾德尔干涉仪和非易失性相变材料的光子矩阵乘法器，包括：设置的光源、带非易失性变相材料的马赫‑曾德尔干涉仪、激光探测器，所述设置的光源、带非易失性变相材料的马赫‑曾德尔干涉仪、激光探测器依次相连；本发明提出一种基于马赫‑曾德尔干涉仪和非易失性相变材料的光子矩阵乘法器与基于电光效应或热光效应的移相器相比，具有零静态功耗的优点。
- 自动驾驶辅助控制方法、系统及其AI计算方法、装置-202211649735.8
- 贺光辉;张浩;任一帆;董中飞;黄腾 - 辉羲智能科技（上海）有限公司
- 2022-12-21 - 2023-08-18 - G06F7/523
- 本发明提供了一种自动驾驶辅助控制方法、系统及其AI计算方法、装置，结合混合二进制和随机计算，实现了一种高性能高精度乘法器，对传统定点乘法器进行优化设计，进而应用于对于精度和延迟要求较高的自动驾驶感知场景。本发明引入随机计算思想，优化传统二进制乘法器的高硬件开销；深度融合二进制和随机计算，解决传统随机计算乘法器的高延迟缺陷；优化随机计算引入的随机误差，使其满足自动驾驶感知场景需求；可以替换传统二进制乘法器，有效降低计算单元的逻辑开销；可以在引入随机计算降低硬件开销的前提下，尽可能保持近似准确的运算结果；可以降低乘法器功耗，提升计算单元的硬件效率。
- 一种基于动态逻辑乘法的单比特全数字存内计算单元-202310662686.X
- 乔树山;曹景楠;游恒;尚德龙;周玉梅 - 中科南京智能技术研究院
- 2023-06-06 - 2023-08-15 - G06F7/523
- 本发明公开了一种基于动态逻辑乘法的单比特全数字存内计算单元，包括输入驱动模块、SRAM阵列、触发器阵列、加法器；输入驱动模块的每个输出端分别连接至SRAM阵列中每行SRAM存储单元的输入端，用于提供输入激励信号；每行SRAM存储单元用于存储权重信息；触发器阵列中每行触发器的输入端分别连接至每行SRAM存储单元的输出端，用于寄存输出结果并进行同步操作；加法器的每个输入端分别连接至每行触发器的输出端，用于对同步操作后的输出结果进行累加操作；本发明相对于模拟域的存内计算，数字域的存内计算结构输出结果都为准确值且受到的噪声源干扰较小；采用的动态逻辑相对于传统的与门乘法器减少了晶体管的使用数量，减小了面积消耗。
- 一种FPGA卷积加速器的资源占用率优化方法-202310052344.6
- 马艳华;徐琪灿;陈聪聪;宋泽睿 - 大连理工大学
- 2023-02-02 - 2023-08-08 - G06F7/523
- 本发明属于硬件加速器技术领域，公开了一种FPGA卷积加速器的资源占用率优化方法，首先针对卷积加速器中的基4booth乘法器在基于查找表和进位链两个方面进行可配置逻辑块层面的优化，以减少实现单个乘法器需要的LUT资源。然后，根据优化的乘法器设计一种合并部分积的方法，忽略中间结果进行乘加，进一步节约LUT资源。与传统方法相比，本发明在无精度损失的前提下，性能与使用近似乘法器的设计相当。同时能够满足在DSP单元紧缺，需要另外设计部署乘法器的情况下，在FPGA上大量部署卷积处理单元的需求。
- 并行有限域乘法装置-202011457153.0
- 曾智鸣;宣学雷 - 深圳市紫光同创电子有限公司
- 2020-12-10 - 2023-08-08 - G06F7/523
- 本发明提供了一种并行有限域乘法装置，包括级联的M个逻辑处理模块，第一个逻辑处理模块的第一输入端接收第一运算数；第一个逻辑处理模块的第二输入端接收零值；第一个逻辑处理模块的第三输入端接收第二运算数的第0位；第m个逻辑处理模块的第一输入端与第m‑1个逻辑处理模块的第一输出端连接；第m个逻辑处理模块的第二输入端与第m‑1个逻辑处理模块的第二输出端连接；第m个逻辑处理模块的第三输入端接收第二运算数的第m‑1位；每个逻辑处理模块的第四输入端均并联在一起并接收第三运算数。本发明的并行有限域乘法装置，通过级联的M个逻辑处理模块，根据级联的逻辑处理模块数量不同可用于不同长度的有限域乘法、且无需进行多项式乘法。
- 一种基于硬件的自适应符号乘法器及其实现方法-202310820556.4
- 林仁杰;张勇鹏;杨华炜;余之喜 - 福建福大北斗通信科技有限公司
- 2023-07-06 - 2023-08-04 - G06F7/523
- 本发明属于乘法器硬件设计技术领域，特别涉及一种基于硬件的自适应符号乘法器及其实现方法，所述乘法器包括有输入数据1缓存器、输入数据2缓存器、两个多进制转二进制器、两个位数扩展器、位宽设置器、通用乘法器、位宽截断器、二进制转多进制器和输出结果缓存器等。本发明能够实现任意类型的输入数据（有符号数或无符号数），使用通用的无符号乘法器，其运算结果与期望完成一致，优化了实际应用过程中，硬件乘法器设计的难度，方便了用户对乘法器的灵活使用。
- 五进制乘法器-202310537184.4
- 王军 - 青岛昆纳瑞信息科技有限责任公司
- 2023-05-13 - 2023-07-28 - G06F7/523
- 本申请公开了一种五进制乘法器，所述五进制乘法器用于将第一输入数和第二输入数进行五进制相乘，输出第一位乘积数和第二位乘积数；五进制数用权值为1的左位二进制数、权值为2的中位二进制数和权值为1的右位二进制数编码表示，乘法器包括：第一乘积电路和第二乘积电路；第一乘积电路用于将所述第一输入数和第二输入数进行逻辑运算处理，输出第一乘积数；第二乘积电路用于将所述第一输入数和第二输入数的中位二进制数、右位二进制数进行逻辑运算处理，输出第二乘积数。该乘法器采用了新的五进制数的二进制编码和乘法运算原理，提高了五进制乘法运算速度。
- 利用预处理机制以及改进NTT的高效多项式乘法运算方法-202310202074.2
- 程池;胡凯 - 中国地质大学（武汉）
- 2023-03-03 - 2023-07-21 - G06F7/523
- 本发明公开了一种利用预处理机制以及改进NTT的高效多项式乘法运算方法，方法包括分别为：预处理多项式拆分阶段、相乘阶段和多项式合并阶段；预处理多项式拆分阶段：将两个多项式a(x)、b(x)进行拆分，得到拆分项a
- 专利分类
