[发明专利]半导体集成电路装置

摘要

一种半导体集成电路装置，能使MOS晶体管的栅-源/漏之间施加的电压小，能确保栅极绝缘膜的可靠性。它备有：多个存储单元；对应于各行配置的多条字线；将该字线驱动到选择状态的行选择装置；及将偏压加到衬底区上的偏压施加装置。偏压施加装置包括在激活期间将第1偏压加在上述衬底区域上，在备用期间将与第1偏压极性不同的第2偏压加在衬底区域上的装置。第2偏压和第1电源电压之差的绝对值与驱动电压和第2电源电压之差的绝对值相等。

主权项

1.一种将第1及第2电源电压作为工作电源电压进行工作的半导体集成电路装置，它备有：排列成行列状且在第1导电型的衬底区域形成的多个存储单元；对应于各上述行配置、连接各自对应的行的存储单元的多条字线；根据地址信号，将绝对值比上述第1电源电压大的驱动电压传输给与地址指定的行对应的字线，并将该字线驱动到选择状态的行选择装置；以及将偏压加到上述衬底区域上用的偏压施加装置，其特征在于：上述偏压施加装置包括在上述地址信号有效且进行存储单元选择工作的激活期间，将第1偏压加在上述衬底区域上，而且在上述行选择装置保持非活化状态的备用期间，以上述第2电源电压为基准，将与上述第1偏压极性不同的第2偏压加在上述衬底区域上的装置，上述第2偏压和上述第1电源电压之差的绝对值实际上与上述驱动电压和上述第2电源电压之差的绝对值相等。