[发明专利]DFT定时修正方法、装置、计算机设备及存储介质在审
| 申请号： | 202310485325.2 | 申请日： | 2023-04-28 |
| 公开（公告）号： | CN116524985A | 公开（公告）日： | 2023-08-01 |
| 发明（设计）人： | 李湘锦;张鹏;李华东;徐军;周世超 | 申请（专利权）人： | 苏州忆联信息系统有限公司 |
| 主分类号： | G11C29/54 | 分类号： | G11C29/54 |
| 代理公司： | 深圳市精英专利事务所 44242 | 代理人： | 李燕娥 |
| 地址： | 215000 江苏省苏州市中国(江苏)自由贸*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明实施例公开了DFT定时修正方法、装置、计算机设备及存储介质。所述方法包括：在FF主控时，获取供电情况下所保持的违规行为，并将所述违规行为进行文件名标记，以得到违规文件；对所述违规文件进行排序以及分等级处理，以得到中间文件；遍历所述中间文件中的违规点，以得到目标文件；将所述目标文件发送至终端，以由终端进行DFT定时的修正。通过实施本发明实施例的方法可实现在进行DFT定时修正时，节省人力，提高准确性。 | ||
| 搜索关键词： | dft 定时 修正 方法 装置 计算机 设备 存储 介质 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于苏州忆联信息系统有限公司，未经苏州忆联信息系统有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202310485325.2/，转载请声明来源钻瓜专利网。
- 同类专利
- DFT定时修正方法、装置、计算机设备及存储介质-202310485325.2
- 李湘锦;张鹏;李华东;徐军;周世超 - 苏州忆联信息系统有限公司
- 2023-04-28 - 2023-08-01 - G11C29/54
- 本发明实施例公开了DFT定时修正方法、装置、计算机设备及存储介质。所述方法包括：在FF主控时，获取供电情况下所保持的违规行为，并将所述违规行为进行文件名标记，以得到违规文件；对所述违规文件进行排序以及分等级处理，以得到中间文件；遍历所述中间文件中的违规点，以得到目标文件；将所述目标文件发送至终端，以由终端进行DFT定时的修正。通过实施本发明实施例的方法可实现在进行DFT定时修正时，节省人力，提高准确性。
- 一种宽电压域SRAM读检错电路、方法及应用-202310407633.3
- 刘政林;邓茜;于润泽;黎振豪;汪钊旭 - 华中科技大学
- 2023-04-17 - 2023-06-23 - G11C29/54
- 本发明公开了一种宽电压域SRAM读检错电路、方法及应用，属于集成电路设计领域，包括与待检错SRAM阵列中的列电路相同的复制列电路，复制列内的SRAM单元存储固定值，对应读操作时其单元所在位线需要放电的情形，以反映最坏情况下需要的读时间。在SRAM进行读操作时，复制列内与读目标单元位于同一行的单元也进行一次读操作，通过在下一个系统时钟周期上升沿到来时对复制列的输出信号d进行采样，判断SRAM阵列读出正确性，并输出对应的错误标志信号。本发明结构简单，占用面积小，对不同结构的SRAM具有良好的兼容性，适用于采用DVFS技术的系统。
- 半导体装置-202211336404.9
- 会田康男;川上大辅;平木俊行 - 瑞萨电子株式会社
- 2022-10-28 - 2023-05-12 - G11C29/54
- 本公开涉及一种半导体装置。该半导体装置包括发出具有虚拟地址的存储器访问请求的处理单元、第一存储器管理单元和第二存储器管理单元，以及测试结果存储单元。第一存储器管理单元和第二存储器管理单元是分层提供的，并且各自包括将存储器访问请求的虚拟存储器转换为物理地址的地址转换单元，以及进行针对地址转换单元的测试的自测试单元。测试结果存储单元存储第一自测试结果和的第二自测试结果，该第一自测试结果指示第一自测试单元的结果，该第二自测试结果指示第二自测试单元的结果。
- 在存储器系统中更正错误的方法-202210944794.1
- 姜慧如 - 台湾积体电路制造股份有限公司
- 2022-08-08 - 2023-01-03 - G11C29/54
- 本发明的实施例包含用以执行存储器系统的错误检查的方法及装置。本发明的实施例包含：从存储器的列缓冲器存取数据，上述数据对应于存储器存取的行地址。在行地址上的列缓冲器具有存储器的启动单元的数据，上述数据对应于存储器存取的列地址。使用行地址判断存取数据的多个错误更正码(ECC)，并使用ECC中的至少一者检查存取数据中的错误。在一些实施例中，ECC包含第一ECC及至少一个第二ECC。第一ECC具有来自存储器的存取单元的数据，上述数据对应于行地址。第二ECC具有来自存取单元的数据，以及来自启动单元的不同的数据。
- 存储器故障诊断的可测试性电路和操作电压变换电路-202210571944.9
- 赖振安;陈俊晟 - 上海华力集成电路制造有限公司
- 2022-05-24 - 2022-10-14 - G11C29/54
- 本发明公开了一种存储器故障诊断的可测试性电路，包括：控制电路，输入端和多个外加电压相连，输出端输出操作电压，操作电压由外加电压或其变化值得到；操作电压输入到存储器的电源电压端。存储器的故障诊断模式包括读取失效验证模式和写入失效验证模式。读取失效验证模式的写入和读取操作模式的操作电压分别具有第一和第二电压值。第一电压值大于第二电压值写入失效验证模式的写入和读取操作模式的操作电压分别具有第三和第四电压值。第三电压值大于第四电压值。本发明还提供一种操作电压变换电路。本发明能在存储器故障诊断过程为写入和读取操作提供所需要的不同操作电压，从而有利于进行读取失效验证和写入失效验证分析。
- 用于微电子装置的加热器装置和相关微电子装置、模块、系统和方法-202210237307.8
- W·A·伦德沃伊 - 美光科技公司
- 2022-03-11 - 2022-09-20 - G11C29/54
- 本申请涉及用于微电子装置的加热器装置和相关微电子装置、模块、系统和方法。存储器装置包含至少一个裸片和加热器装置。所述加热器装置包含：第一开关元件，其电连接到电源连接件和所述至少一个裸片；第二开关元件，其电连接到所述第一开关元件；以及电阻元件，其电连接到所述第二开关元件和接地连接件。方法包含：配置所述加热器装置的所述第一开关元件以将所述加热器装置的所述第二开关元件电连接到电源连接件；配置所述第二开关元件以将所述电阻元件的第一电阻器或第二电阻器中的一个电连接到所述第一开关元件；以及跨越电连接到所述第一开关元件的所述第一电阻器或所述第二电阻器施加电压。
- 用于存储器模块的篡改检测和保护的技术-202111349054.5
- 沙门·M·达塔;亚瑟·M·奥尔特曼;约翰·K·格鲁姆斯;穆罕默德·阿拉法 - 英特尔公司
- 2021-11-15 - 2022-06-17 - G11C29/54
- 本公开涉及用于存储器模块的篡改检测和保护的技术。公开了用于通过驻留在印刷电路板(PCB)上的控制器的电路对具有也驻留在PCB上的非易失性存储器设备的存储器模块进行篡改检测的技术。示例包括：在所述存储器模块的第一次启动和第二次启动之后，确定使用导电墨在盖的面向非易失性存储器设备的一侧上喷涂的字符图案的电阻值；以及基于所述电阻值的比较，断言寄存器的位以指示对存储器模块的篡改。可以基于对篡改的检测来发起篡改策略动作。
- 一种验证SPI FLASH芯片电应力的夹具-202121405641.7
- 陈晨;杨成 - 太仓市同维电子有限公司
- 2021-06-23 - 2022-01-04 - G11C29/54
- 本实用新型公开了一种验证SPI FLASH芯片电应力的夹具，包括PCB板，PCB板上设有SPI FLASH芯片管脚座子、第一端子J1、第二端子J2、第三端子J3、第四端子J4、电阻R1和电容C1，SPI FLASH芯片管脚座子有八个管脚，2脚与第一端子J1相连，3脚与8脚短接，4脚接地，5脚与第二端子J2相连，6脚与第三端子J3相连，7脚与8脚短接，8脚与第四端子J4相连，电阻R1串联在2脚与第一端子J1之间，电容C1一端连接于8脚与第四端子J4之间，另一端接地。通过调节输入的电源电压，来验证SPI FLASH芯片电应力的性能，能够在产品设计阶段得出SPI FLASH芯片电应力的相关参数，适用于研发测试阶段的使用。所用器件少，便于制作,成本低廉，极具性价比。
- 一种NVMe固态硬盘IOPS测试方法、系统及装置-201910313349.3
- 王朋 - 苏州浪潮智能科技有限公司
- 2019-04-18 - 2021-06-29 - G11C29/54
- 本申请公开了一种NVMe固态硬盘IOPS测试方法、系统及装置，包括：S11：按照预设的读写比例和数据块大小，向待测固态硬盘随机持续写入预设的时间阈值的测试数据；S12：记录待测固态硬盘的IOPS；S13：重复执行S11，直至达到预设的测量轮次，利用测量窗口内每轮得到的待测固态硬盘的IOPS，得到平均IOPS、最大IOPS、最小IOPS和IOPS斜率；S14：判断是否满足稳态判断条件；S15：如果是，则记录测量窗口内每轮得到的待测固态硬盘的IOPS，得到待测固态硬盘的稳态IOPS曲线；S16：如果否，返回S11，直至达到预设的终止轮次；本申请明确设定了稳态判断条件，确保了输出的稳态IOPS曲线的准确性，同时，无需通过前后多组测试结果来判断是否达到稳态，节省了测试时间，提高了测试效率。
- 电路结构、芯片以及电子设备-202011227143.8
- 黄海波;李凯;沈祥 - 海光信息技术股份有限公司
- 2020-11-06 - 2021-02-09 - G11C29/54
- 本公开的实施例提供一种电路结构、芯片以及电子设备。该电路结构包括总线、多个存储器以及多个错误注入电路。多个错误注入电路与总线相连，并分别连接到多个存储器。总线被配置为控制至少部分错误注入电路产生错误注入信号，且错误注入信号被输入到相应的存储器中。本公开实施例中，通过在电路结构中设置错误注入电路，人为引入错误，可以实现对存储器中错误检测电路和后续错误处理操作的验证。总线对错误注入电路中的控制寄存器进行配置的操作灵活，可以方便地与验证程序进行协同操作。
- 一种低电压SRAM写半选择故障的测试方法-201910953586.6
- 吕凯;蔡志匡;刘世欢;王荧;周正;胡善文;王子轩;郭宇锋 - 南京邮电大学
- 2019-10-09 - 2020-10-02 - G11C29/54
- 一种低电压SRAM写半选择故障的测试方法，设计出写半选择故障测试元素：{⇕W0⇕W1column0⇕R1column0⇕R0column0'⇕W0⇕W1column1⇕R1column1⇕R0column0'}，其中{W1column0}和{W1column1}利用自定义行读写方式，即一种对指定范围的行地址进行有序的读写操作方式，将数据背景写入列地址相同、行地址顺序增加的存储单元，激活敏化出故障，随后进行读操作，将读出数据与期望数据比较，不一致则判断检测出故障。该方法能够弥补传统算法无法覆盖写半选择故障的问题，实现指定故障模型的覆盖，且有效地降低了测试成本。
- 用于裸片上存储器电力分析及管理的方法及设备-202010088952.9
- F·巴德瑞尔;T·H·金斯利;B·崔 - 美光科技公司
- 2020-02-12 - 2020-08-18 - G11C29/54
- 标的物是针对用于裸片上存储器电力分析及管理的方法及设备。在一些实例中，所述存储器分析及管理可包含存储器裸片的频率相依性分析或模拟模型以确定所述裸片的操作特性。可选择所述存储器裸片的端口集合，且可将一或多个交流电AC激励信号施加到所述端口以确定与所述端口相关联的阻抗。所述阻抗可用以确定一或多个参数(例如，散布、阻抗)以分析裸片且随后管理所述裸片上的电力分配。对裸片上的端口的子集的分析可用以模拟整个存储器裸片的电响应，且因此管理所述裸片的电力递送。
- 一种基于FPGA的NAND Flash容错系统-201610015050.6
- 张晓峰;史治国;陈积明 - 浙江大学
- 2016-01-11 - 2018-10-16 - G11C29/54
- 本发明公开了一种基于FPGA的NAND Flash容错系统，包括Flash坏块管理子系统、USB通信子系统和上位机。Flash坏块管理子系统由FPGA和Flash阵列组成，通过查询Flash在spare area的标志位检测出厂坏块，查询读、写和擦除操作的返回状态检测损耗坏块，并记录所有坏块的地址。将Flash分为3个逻辑区域，分别为映射好块区、坏块区和信息存储区，并建立地址映射表，存储到信息存储区。FPGA作为核心控制器，通过USB通信子系统和上位机进行通信，可接收上位机发送的控制指令以及上传数据。通过上位机可以查询当前NAND Flash阵列的使用情况，包括好块区的空间大小、数据存储状态等，还可进行自动检测，更新地址映射表，并且可以读取Flash阵列中的存储数据以及将数据存储到Flash阵列中。
- 用于测试电阻型存储器的结构、系统和方法-201310166721.5
- A.E.昂格 - 三星电子株式会社
- 2013-05-08 - 2017-04-12 - G11C29/54
- 示例实施例包括一种用于大批量并行应力测试电阻型存储器的方法。所述方法可以包括例如禁用一个或多个内部模拟电压生成器；配置存储器电路使用公共平面电压（VCP）焊盘或外部管脚；将存储器设备的位线连接到恒流驱动器，该恒流驱动器与VCP焊盘或外部管脚协力地工作用以执行大批量并行读或写操作。本发明构思包括存储器阵列的快速测试设置和初始化。数据可被进行保持力测试或者另外使用类似的大批量并行测试技术来检验。实施例也包括存储器测试系统，该存储器测试系统包括具有DFT电路的存储器设备，该DFT电路被配置成执行大批量并行应力测试、保持力测试、功能性测试以及测试设置和初始化。
- 存储器及通过测试机台对存储器进行测试的方法-201310261326.5
- 任栋梁;钱亮 - 上海华虹宏力半导体制造有限公司
- 2013-06-26 - 2017-02-08 - G11C29/54
- 一种存储器及通过测试机台对存储器进行测试的方法。所述存储器包括电源引脚、测试引脚、数据引脚、电源节点和检测节点，还包括识别单元和切换单元，所述切换单元适于在所述识别单元的识别结果为执行第一测试项目时，将所述电源引脚与所述电源节点连接、将所述测试引脚与所述检测节点连接；在所述识别单元的识别结果为执行第二测试项目时，将所述测试引脚与所述电源节点连接；在第一测试项目的执行过程中，所述电源引脚适于输入电源电压，所述测试引脚适于检测存储器的性能参数；在第二测试项目的执行过程中，所述测试引脚适于输入电源电压。本发明技术方案增加了并行测试时存储器的数量，从而提高了测试的效率。
- 一种可变内存容量SAS-RAID卡的设计方法-201110360189.1
- 刘涛 - 浪潮电子信息产业股份有限公司
- 2011-11-15 - 2012-05-02 - G11C29/54
- 本发明提供一种可变内存容量SAS-RAID卡的设计方法，调整DDR2内存颗粒，更换不同的DDR2内存颗粒配置，使系统的DDR2内存颗粒配置达到最优配置；具体步骤如下1）按照内存容量规格，将DDR2内存颗粒的15地址线连到SAS-RAID主控制器上，使卡所支持的内存容量规格最大可达到1GB；2）卡的总内存容量由五颗内存颗粒实现，其中一片用作ECC校验，五颗内存颗粒通过金手指插槽的方式与SAS-RAID卡相连；3）根据选定的单颗内存颗粒的容量规格和用户对SAS-RAID卡数据缓存的容量要求，在五个金手指插槽的槽位上插入相应的内存颗粒即可；4）DDR2内存颗粒的15地址线连到SAS-RAID主控制器上，增加的是最高位地址线，也即第15位地址线，需要在制作PCB板卡时修改相应连线。
- 专利分类
