[发明专利]一种扩频时钟产生电路及方法在审
| 申请号： | 202310267320.2 | 申请日： | 2023-03-17 |
| 公开（公告）号： | CN116405028A | 公开（公告）日： | 2023-07-07 |
| 发明（设计）人： | 张国和;王润辰;王伟;丁莎 | 申请（专利权）人： | 西安交通大学 |
| 主分类号： | H03L7/107 | 分类号： | H03L7/107;H03L7/113;H03L7/087;H03K23/00 |
| 代理公司： | 西安通大专利代理有限责任公司 61200 | 代理人： | 房鑫 |
| 地址： | 710049 陕*** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种扩频时钟产生电路及方法，属于集成电路设计领域，扩频时钟产生电路包括三角波地址产生电路以及阶数可调节的Sigma‑Delta调制器，所述三角波地址产生电路的输入时钟为时钟电路的锁相环反馈时钟，三角波地址产生电路的数字输出信号为所述Sigma‑Delta调制器的控制输入信号，所述Sigma‑Delta调制器输出24位二进制数，通过24位二进制数控制时钟电路锁相环的环路分频器。同时，本发明还提出了一种所述扩频时钟产生电路的地址码产生方法。本发明能够降低扩频电路复杂度，提高设计效率，同时能够根据应用需求调整扩频范围，扩大应用范围。 | ||
| 搜索关键词： | 一种 时钟 产生 电路 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西安交通大学，未经西安交通大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202310267320.2/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种基于零极点双备份的抗辐射电荷泵锁相环-202310344663.4
- 袁珩洲;郭阳;梁斌;屈婉霞;陈建军;池雅庆;罗登;徐新宇;吴紫瑞;吴振宇;刘必慰;胡春媚;宋睿强 - 中国人民解放军国防科技大学
- 2023-03-31 - 2023-07-11 - H03L7/107
- 本发明公开一种基于零极点双备份的抗辐射电荷泵锁相环，包括依次连接的鉴相器、电荷泵单元、用于将电压信号转换为电流信号的电压电流转换单元以及用于根据输入电流产生振荡信号的电流控制振荡器，电荷泵单元包括四条以上的电荷泵支路，各条电荷泵支路并联连接，其中至少两条电荷泵支路形成零点比例环节、至少两条电荷泵形成极点积分环节，零点比例环节的电荷泵支路的输出端与电流控制振荡器连接，极点积分环节的电荷泵支路的输出端通过电压电流转换单元与电流控制振荡器连接。本发明具有结构简单紧凑、成本低、抗辐射性能好，能够实现在单粒子轰击下锁相环不失锁等优点。
- 一种扩频时钟产生电路及方法-202310267320.2
- 张国和;王润辰;王伟;丁莎 - 西安交通大学
- 2023-03-17 - 2023-07-07 - H03L7/107
- 本发明公开了一种扩频时钟产生电路及方法，属于集成电路设计领域，扩频时钟产生电路包括三角波地址产生电路以及阶数可调节的Sigma‑Delta调制器，所述三角波地址产生电路的输入时钟为时钟电路的锁相环反馈时钟，三角波地址产生电路的数字输出信号为所述Sigma‑Delta调制器的控制输入信号，所述Sigma‑Delta调制器输出24位二进制数，通过24位二进制数控制时钟电路锁相环的环路分频器。同时，本发明还提出了一种所述扩频时钟产生电路的地址码产生方法。本发明能够降低扩频电路复杂度，提高设计效率，同时能够根据应用需求调整扩频范围，扩大应用范围。
- 一种环路滤波电路-201911382777.8
- 敖海;李伟 - 芯动微电子科技（珠海）有限公司
- 2019-12-28 - 2023-06-02 - H03L7/107
- 本发明公开了一种环路滤波电路，包括相位判决电路、积分增益调节电路、比例增益调节电路、第一累加器、第二累加器、第三累加器和加法器；相位判决电路根据输入的相位信号生成第一判决信号、第二判决信号和第三判决信号；第一累加器根据第二判决信号的电平进行累加操作，生成积分增益控制信号；积分增益调节电路根据第一判决信号和积分增益控制信号，生成积分步长信号；第三累加器根据积分步长信号进行累加操作，生成积分信号；第二累加器根据第三判决信号的电平进行累加操作，生成比例增益控制信号；比例增益调节电路根据输入的相位信号和比例增益控制信号，生成比例信号。本发明可动态调节时钟数据恢复电路的环路带宽。
- 锁相回路电路校正方法、存储器储存装置及连接接口电路-201810232935.0
- 余家辉;陈维咏 - 群联电子股份有限公司
- 2018-03-21 - 2022-11-22 - H03L7/107
- 本发明提供一种锁相回路电路校正方法、存储器储存装置及连接接口电路，其用于包括可复写式非易失性存储器模块的存储器储存装置。所述方法包括：从主机系统接收第一信号；由所述存储器储存装置产生抖动信号；根据所述第一信号与所述抖动信号产生第二信号；由锁相回路电路对所述第二信号执行锁相操作以产生第三信号；以及检测所述第三信号以校正所述锁相回路电路的电气参数。
- 一种电荷泵失配校准电路、锁相环及校准方法-202210402979.X
- 赵超;张浩 - 南京美辰微电子有限公司
- 2022-04-18 - 2022-08-12 - H03L7/107
- 本发明公开了一种电荷泵失配校准电路、锁相环及校准方法，包括鉴频鉴相器、电荷泵、失配监测调节单元；失配监测调节单元包括失配检测电路、与门和两个延迟链；失配检测电路的输入端接电荷泵的VO输出端，失配检测电路的输出端别接两个延迟链的延迟控制端；与门的输入端分别与鉴频鉴相器的UP输出端和DN输出端相连接，与门的输出端分别与两个延迟链的的输入端相连接；两个延迟链的的输出端分别与鉴频鉴相器的两个REST信号端相连接。本发明基于电流积分原理，将失配校准通过延迟链的方式补偿，因而仅需很小代价即可实现电荷泵电流失配的校准，有助于减小锁相环输出杂散，提高锁相环输出时钟品质。
- 一种针对全数字锁相环带宽的自适应后台校准方法-202210425349.4
- 唐路;许书凝;唐旭升;张有明;杨天畅 - 东南大学
- 2022-04-21 - 2022-08-12 - H03L7/107
- 本发明公开了一种针对全数字锁相环带宽的自适应后台校准方法，该方法使用两抽头的LMS算法，采用两条LMS算法的校准环路代替单条LMS算法的校准环路对环路带宽因子进行估计，两条校准环路均产生相应的环路增益估计值后，两者相加得到最终的环路增益估计值，并经过取反操作接入环路，避免了带宽估计结果受环路分频器延时等非理想因素影响而不准确的问题。为了避免外部输入的训练序列对环路的噪声性能和功耗造成影响，本发明使用环路中△‑∑调制器输出的伪随机序列来代替外部输入的训练序列。
- 自适应锁相环带宽控制-202080039386.0
- R.霍米斯;P.莫纳特;R.道格拉斯 - 高通股份有限公司
- 2020-05-07 - 2022-01-11 - H03L7/107
- 本公开的各个方面通常涉及无线通信。在一些方面中，用户设备(UE)可以确定与所述UE相关联的正交频分复用(OFDM)参数或与所述UE的调制解调器相关联的调制解调器功能中的至少一个。UE可以至少部分地基于所述OFDM参数或所述调制解调器功能中的至少一个，控制用于生成所述UE使用与基站同步通信的可调谐RF载波频率的锁相环(PLL)的环路带宽。提供了许多其他方面。
- 调整数字增益以使环路带宽保持一致的数字锁相环电路-201810629742.9
- 秋康烨;俞元植;金友石;金志炫;金泰翼;金炫益 - 三星电子株式会社
- 2018-06-19 - 2021-12-21 - H03L7/107
- 一种数字锁相环电路包括相位频率检测器、带宽校准器、数字环路滤波器和数字控制振荡器。相位频率检测器产生第一检测值和第二检测值，第一检测值和第二检测值中的每一个与参考信号的相位与反馈信号的相位之间的顺序相关联。带宽校准器将第二检测值的信号电平放大增益值以产生放大的检测值，并且基于第一检测值来调整增益值。数字环路滤波器基于放大的检测值来产生数字码。数字控制振荡器产生具有对应于数字码的频率的输出信号。反馈信号基于输出信号产生并被反馈到相位频率检测器。
- 一种脉冲产生器、脉冲产生方法及电子设备-201811101472.0
- 林冠宇 - 郑州云海信息技术有限公司
- 2018-09-20 - 2021-12-03 - H03L7/107
- 本申请公开了一种脉冲产生器，包括锁相环、第一脉宽调制器、第二脉宽调制器、双回路延迟锁相环、积分器，其中，锁相环分别与第一脉宽调制器和第二脉宽调制器连接，以使第一脉宽调制器和第二脉宽调制器分别对锁相环的输出信号的正缘和负缘进行数位调制，以实现脉冲宽度的粗调整；积分器与第二脉宽调制器连接，用于对第二脉宽调制器的输入信号的负缘进行调制，以实现脉冲宽度的细调整，然后再通过双回路延迟锁相环将脉宽调制器的输出信号反馈给锁相环形成闭回路，以便和输入信号同步，再输出脉冲信号。该脉冲信号的占空比具有较大的输出范围以及较高的分辨率。本申请还公开了一种脉冲产生方法及电子设备。
- 一种基于PIR调节器的高精度快速宽频单相软锁相环-201710656905.8
- 阚啸 - 西安翌飞核能装备股份有限公司
- 2017-08-03 - 2021-08-03 - H03L7/107
- 本发明公开了一种基于PIR调节器的高精度快速宽频单相软锁相环，该单相软锁相环在传统单相软锁相环的基础上进行改进，其中无功轴变换单元为乘法环节，其输入信号为单相电网电压和锁相环输出角度θ的cos值，其输出接低通滤波器的输入端用于滤除100Hz成份；低通滤波器的输出信号作为反馈，0给定减去该反馈作为PIR调节器的输入；PIR调节器采用PI调节器与100Hz R谐振控制器的并联求和结构，PIR调节器的输出与初始频率值50Hz相加作为积分单元的输入，积分单元的输出即为锁相所得的角度θ，角度θ的cos值再作为无功轴变换单元的输入之一。本发明实现了宽频率范围、快速、高精度的锁相。
- 使用线性组合的非线性扩展频谱轮廓发生器-201610849295.9
- 金昇辰;金志炫;金泰翼 - 三星电子株式会社
- 2016-09-23 - 2021-07-13 - H03L7/107
- 本发明公开了一种使用线性组合的非线性扩展频谱轮廓发生器。一种使用线性组合的非线性扩展频谱时钟发生器可包括：锁相环，被配置为接收参考信号并且根据参考信号和反馈信号产生输出信号，反馈信号补偿所述输出信号。锁相环可包括：分频器，被配置为通过将输出信号除以分频比来产生反馈信号。非线性扩展频谱时钟发生器可包括：非线性轮廓发生器，被配置为通过根据多个信号的绝对大小选择性地输出所述多个信号中的选择的信号来产生非线性信号；和delta‑sigma调制器，被配置为接收输出的线性斜坡函数并且改变分频比。所述信号可根据不同线性斜坡函数变化。不同斜坡函数可包括不同斜率和起始时间值。
- 多阶跟踪环电路及其控制方法-202011191017.1
- 姜波 - 麦歌恩电子（上海）有限公司
- 2020-10-30 - 2021-01-15 - H03L7/107
- 本发明揭示了一种多阶跟踪环电路及其控制方法，所述多阶跟踪环电路包括：第一积分器、第二积分器、第一加法器、第二加法器、第一乘法器Ki、第二乘法器Kp、第一非线性控制模块及第二非线性控制模块；第一乘法器Ki的输出端连接第一积分器的输入端，第一积分器的输出端连接第二加法器的第一输入端；第二乘法器Kp的输出端连接第二加法器的第二输入端，第二加法器的输出端连接第二积分器的输入端，第二积分器的输出端输出设定输出信号。本发明提出的多阶跟踪环电路及其控制方法，可缓解缓慢平稳输入信号情形的噪声滤波性能与快速大信号输入情形的跟踪速度性能的矛盾，根据实际运用的需要调配加速因子参数和限幅设定，可以较好地兼顾这两方面的性能。
- 时钟数据恢复电路及其环路带宽调节方法、处理器-201711051183.X
- 巫朝发 - 北京集创北方科技股份有限公司
- 2017-10-31 - 2021-01-12 - H03L7/107
- 本发明公开了一种时钟数据恢复电路及其环路带宽调节方法、处理器。该方法包括：获取输入时钟数据的翻转率；根据翻转率调节时钟数据恢复电路的环路带宽。本发明解决了相关技术中所提供的CDR环路带宽的调节方式灵活性较差、操作复杂度较高的技术问题。
- 时钟数据恢复电路的环路带宽调节方法和装置-201711053075.6
- 巫朝发 - 北京集创北方科技股份有限公司
- 2017-10-31 - 2020-12-29 - H03L7/107
- 本发明公开了一种时钟数据恢复电路的环路带宽调节方法和装置。其中，该方法包括：生成时钟数据恢复电路的采样时钟的辅助时钟，其中，采样时钟为对时钟数据恢复电路接收到的数据进行采样的时钟；根据生成的辅助时钟，对接收到的数据进行噪声分布统计，获得噪声统计结果；依据获得的噪声统计结果，对时钟数据恢复电路的环路带宽进行调节。本发明解决了由于时钟恢复电路环路带宽不能自主调节造成的调节工作量大的技术问题。
- 用于延迟锁相环的单端负反馈电荷泵-201710750618.3
- 徐江涛;赵希阳;高静;史再峰;聂凯明 - 天津大学
- 2017-08-28 - 2020-10-30 - H03L7/107
- 本发明涉及集成电路领域，为能够抑制电流失配问题，提升输出稳定性。本发明采用的技术方案是，用于延迟锁相环的单端负反馈电荷泵，结构是，两个PMOS管M1和M2的源极接电源vdd漏极相连，M2的栅极接地，M1的栅极接最后的输出Vctrl，PMOS管M5、M6的源极接M1漏极，栅极相连，栅极电压Vbias为0.8V，M5和M6的漏极分别接NMOS管M3、M4的漏极，M3和M4的栅极分别输入DN和UP信号，源极相连，并连接到NMOS管M12、M13、M14的栅极，其中M13栅漏相连，M14、M12的漏极分别接M3、M4的漏极。本发明主要应用于集成电路设计制造场合。
- 传输信号的方法、驱动器及系统-201810143182.6
- 李永耀;李建康;喻军;朱江;罗飞 - 华为技术有限公司
- 2018-02-11 - 2020-08-25 - H03L7/107
- 本申请提供一种传输信号的方法、驱动器及系统，该驱动器包括：该数据通道电路，用于在当前锁相环的作用下，实现第一通信设备和第二通信设备相互之间信号的基于均衡处理的透传；该链路调整电路，用于获取在该数据通道电路中传输的信号，用根据获取的该信号获取链路状态信息，在根据该链路状态信息确定需要对链路的速率进行变速的情况下，配置目标锁相环的工作参数为变速后的速率所对应的工作参数，在检测该链路进入变速状态的情况下，将当前使用的锁相环切换到该目标锁相环；该数据通道电路，还用于在该目标锁相环的作用下，实现该第一通信设备和该第二通信设备相互之间信号的透传。上述技术方案可以降低信号传输过程中的时延。
- 一种自适应环路带宽的锁相环电路-201710831548.4
- 冯东;刘寅 - 北京华大九天软件有限公司
- 2017-09-15 - 2020-07-28 - H03L7/107
- 一种自适应环路带宽的锁相环电路，包括依次串联连接构成反馈回路的鉴频鉴相器、电荷泵、环路滤波器、压控振荡器和反馈分频器，还包括：平方律反比例线性电流偏置电路，所述平方律反比例线性电流偏置电路，用于产生与所述压控振荡器的控制电压的平方成正比、所述反馈分频器的分频比成反比的电流的偏置电压信号，所述偏置电压信号用以控制所述电荷泵输出电流对环路滤波器进行充放电控制。本发明的自适应环路带宽的锁相环电路，环路带宽ω
- 通过溢出计数器的减少计数使用查找表搜索的直接调制合成器的增益校准-201780000116.7
- 陈达夫;郑士源;李昀龙;郑宏志 - 香港应用科技研究院有限公司
- 2017-02-15 - 2020-05-05 - H03L7/107
- 本发明的两点调制锁相环(PLL)有一个增益可调的压控振荡器(VCO)。数字数据调制信号与载波合并，并被输入到反馈分频器。数据调制信号还被输入到数模转换器(DAC)以产生一个模拟电压到VCO的第二输入。校准单元将VCO输出进行分频，并计数脉冲。在校准期间，数据调制信号被设置为最小值，然后最大值，并对VCO输出脉冲进行计数。在最大值和最小值处的数据调制信号的计数差，被输入到一个查找表(LUT)以读出一个增益校准值。在正常运行模式期间，来自LUT的增益校准值被应用到DAC的第二输入，其驱动VCO以调节VCO增益。位于VCO之前的开关断开环路，以便进行更快的开环校准。
- 基于锁相环的带宽调整方法、装置及系统-201910352515.0
- 王佳瑞;赵建中;周玉梅 - 中国科学院微电子研究所
- 2019-04-29 - 2019-07-30 - H03L7/107
- 本发明提供一种基于锁相环的带宽调整方法、装置及系统。所述方法包括：S101：加载增益参数至滤波器；S102：监测滤波器中积分路径输出的码值；S103：确定监测的码值中的最大码值和最小码值；S104：根据最大码值和最小码值，判断锁相环是否达到锁定，若是，执行S105，若否，执行S102；S105：判断所述带宽是否为最小的带宽，若是，执行S107，若否，执行S106；S106：更换增益参数，将更换后的增益参数作为新的增益参数，并执行S101，其中更换后的增益参数的值小于原增益参数的值；S107：确定带宽下的锁定状态为最终的锁定状态。本发明能够使锁相环在不同带宽下连续工作的同时，既加速锁相环的锁定，又兼顾调整锁相环的抖动性能，进而使得锁相环达到优良的工作状态。
- 一种快速锁定的锁相环电路-201910144751.3
- 宏潇 - 上海华虹宏力半导体制造有限公司
- 2019-02-27 - 2019-06-14 - H03L7/107
- 本发明提供一种快速锁定的锁相环电路，第一鉴频鉴相器具有Fref输入端、Fback输入端，及输出端；第一鉴频鉴相器的输出端连接电荷泵的输入端；电荷泵输出端连接环路滤波器输入端；环路滤波器输出端连接压控振荡器输入端，压控振荡器输出端连接分频器输入端；具有Fref输入端、Fback输入端及UP1输出端的第二鉴频鉴相器；分频器输出端连接第一鉴频鉴相器的Fback输入端以及第二鉴频鉴相器的Fback输入端；第二鉴频鉴相器的UP1输出端连接电荷泵输出端以及所述环路滤波器的输入端。本发明的锁相环在锁定过程的初期，增大带宽，来加快锁定时间。接近锁定时，再降低带宽使其恢复到原有带宽，以达到减小相位噪声和毛刺的目的。
- 一种自适应变增益快速响应锁相环改进方法-201710321945.7
- 孟献仪;袁朋生;张洋;经雪园;王青松;刘雷;赵晓波;胡海涛 - 徐州润泽电气有限公司;徐州和纬信电科技有限公司
- 2017-05-09 - 2019-01-15 - H03L7/107
- 本发明公开了一种基于自适应变增益的锁相环改进方法，用于实现快速响应，包括：采样电网三相电压信号，利用Clark变换和Park变换将三相电压转换为两相电压ud与uq；根据基于同步坐标系的锁相环（SRF‑PLL）非线性数学模型，得到含非线性鉴相环节的锁相环开环传递函数；通过传递函数得到开环截止频率ωc与输入偏差e的关系，构建含幅值A、非线性系统偏差e与线性系统偏差uq的变增益函数，降低系统非线性度；利用该变增益函数改造传统PI控制器，设计自适应积分增益
代替原有的ki，得到自适应变增益锁相环系统；通过对闭环等效线性系统进行时域分析，完成系统参数整定。本发明通过构建变增益控制，减小开环系统的非线性度，降低角速度与角度间的耦合关系，实现锁相环动态过渡时间的降低，并利用仿真平台对传统的锁相环系统和改进的锁相环系统进行动态响应对比分析。
- 带宽调整方法与相关的带宽调整单元及相位回复模块-201710207372.5
- 卓庭楠;郑凯文;童泰来 - 晨星半导体股份有限公司
- 2017-03-31 - 2018-10-16 - H03L7/107
- 一种带宽调整方法，包含有根据初始带宽上限及初始带宽下限，取得带宽上限及带宽下限；根据该带宽上限及该带宽下限，取得最佳带宽；以及根据该最佳带宽，调整该初始带宽上限及该初始带宽下限。
- 一种可扩展的多相位时钟产生系统及方法-201711463570.4
- 张国;彭鹏;姜黎 - 湖南国科微电子股份有限公司
- 2017-12-28 - 2018-06-22 - H03L7/107
- 本申请公开了一种可扩展的多相位时钟产生系统及方法，该系统包括时钟源、时钟单元以及与时钟源的输出端一一对应连接的相位时钟单元，其中，时钟单元的时钟输入端与相位时钟单元的时钟输入端均与时钟源的输出端连接，时钟单元的输出端与相位时钟单元的输入D端连接。本申请提供的可扩展的多相位时钟产生系统通过时钟单元与相位时钟单元将时钟源输出的时钟进行相位扩展，可扩展性强，可以扩展到支持16相位、32相位，甚至于更多的时钟相位等；而且该系统结构简单，简化了多相位时钟设计复杂度，在很大程度上降低了时钟源设计的规格需求，减少了设计成本。
- 用于模拟锁相环(PLL)的无干扰带宽切换方案-201680055255.5
- 庄敬承;朴钟民;梁赖简;唐艺伍 - 高通股份有限公司
- 2016-08-23 - 2018-05-11 - H03L7/107
- 本公开的特定方面提供了用于锁相环(PLL)中的无干扰带宽切换的技术和装置。一个示例性PLL通常包括：电压控制振荡器(VCO)，其包括第一可变电容性元件和第二可变电容性元件；以及带宽调整电路，其包括与电阻器‑电容器(RC)网络的电阻器并联的第一开关。带宽调整电路被配置为针对第一带宽模式断开第一开关，在从第一带宽模式转换到第二带宽模式时闭合第一开关，并且基于RC网络的节点的电压控制第二可变电容性元件的电容。
- 一种自适应变增益快速响应锁相环改进方法-201710958810.1
- 宋凤龙;田厚雪 - 新沂汇智电气有限公司
- 2017-10-16 - 2018-03-06 - H03L7/107
- 本发明公开了一种基于自适应变增益的锁相环改进方法，用于实现快速响应，包括采样电网三相电压信号，利用Clark变换和Park变换将三相电压转换为两相电压ud与uq；根据基于同步坐标系的锁相环（SRF‑PLL）非线性数学模型，得到含非线性鉴相环节的锁相环开环传递函数；通过传递函数得到开环截止频率ωc与输入偏差e的关系，构建含幅值A、非线性系统偏差e与线性系统偏差uq的变增益函数，降低系统非线性度；利用该变增益函数改造传统PI控制器，设计自适应积分增益代替原有的ki，得到自适应变增益锁相环系统；通过对闭环等效线性系统进行时域分析，完成系统参数整定。本发明通过构建变增益控制，减小开环系统的非线性度，降低角速度与角度间的耦合关系，实现锁相环动态过渡时间的降低，并利用仿真平台对传统的锁相环系统和改进的锁相环系统进行动态响应对比分析。
- 一种新型结构的高速时钟数据恢复电路-201510709573.6
- 唐重林;刘寅;刘伟平 - 北京华大九天软件有限公司
- 2015-10-28 - 2017-05-10 - H03L7/107
- 本发明涉及一种新型结构的高速时钟数据恢复电路，由高速数字式鉴相器，数字环路滤波器，相位插值控制器，相位插值器等模块组成。采用该种基于数字插值式的时钟数据恢复电路结构，解决了深亚微米CMOS工艺核心电压降低而导致的模拟电路设计难度加大和可靠性变差问题，而且还具有很好的工艺可移植性和灵活性。由于大部分电路都在数字域实现，与传统模拟结构相比，有效节省了面积和功耗。该电路与深亚微米CMOS标准工艺完全兼容，可以降低制造成本，便于推广应用。
- 一种快速宽带跳频源模块的环路滤波装置-201510963419.1
- 韩俊辉;张少春;郝绍杰;付永健;王钊;张峰 - 中国电子科技集团公司第四十一研究所
- 2015-12-18 - 2016-05-25 - H03L7/107
- 本发明公开了一种快速宽带跳频源模块的环路滤波装置，包括鉴相器、环路滤波器、开关电阻网络、门限补偿模块、加法器、压控振荡器、D/A预置模块和控制器，鉴相器根据中频和DDS相位差输出鉴相脉冲；鉴相脉冲经环路滤波器输出到开关电阻网络；开关电阻网络根据系环路需求由控制器控制获得合适的环路增益，输出到门限补偿模块；门限补偿模块输出与DA预置模块的输出经加法器产生压控振荡器的调谐电压控制压控振荡器输出相应频点；控制器控制D/A预置模块的输出；适用于宽频带、快跳速的跳频源中，可有效提高锁相环路的跳频速率，实现宽频带的高速跳频，使环路具有较好的动态性能和杂散抑制性能。
- 自适应可变带宽锁相环-201110266339.2
- 刘国军;朱红卫;李丹;胡冠斌 - 上海华虹NEC电子有限公司
- 2011-09-08 - 2013-03-27 - H03L7/107
- 本发明公开了一种自适应可变带宽锁相环，包括锁相环电路、自适应控制电路、阈值电压产生电路。自适应控制电路用于对压控振荡器的控制电压进行检测，并输出第一检测信号和第二检测信号。第一检测信号和第二检测信号输入到锁相环电路中并自动选取锁相环电路的工作频率区间。通过自适应控制电路输出的第一检测信号和第二检测信号还能够分别控制电荷泵的电流源、低通滤波器的参数以及压控振荡器的延迟单元的负载的大小来自动优化所述锁相环电路的带宽。
- 用于抖动减少的方法和系统-201210288839.0
- D·克尼希;H·施密德;T·施泰内克 - 英飞凌科技股份有限公司
- 2012-06-29 - 2013-01-02 - H03L7/107
- 本发明公开了用于抖动减少的方法和系统。实施例涉及用于减少由时钟信号的频率调制引起的抖动的系统和方法，其包括：基于预定调制信号m(t)来调制所述时钟信号的频率，以及补偿由所述时钟信号的频率调制引起的累积抖动J(t)，使得所述累积抖动J(t)的绝对值从未超出预定抖动极限Jlim。
- 用于时间跟踪环路和频率跟踪环路的自适应跟踪步长-201080019172.3
- W-J·宋;S·S·帕拉科德蒂;F·路;Y·金;A·K·戈特蒂;D·张 - 高通股份有限公司
- 2010-03-10 - 2012-04-11 - H03L7/107
- 提供了一种无线通信方法。该方法包括分析来自无线通信的一个或多个信道状况，并参照信道状况来自动地调整频率跟踪环路增益或时间跟踪环路增益。
- 专利分类
