[发明专利]一种扩频时钟产生电路及方法

权利要求书

1.一种扩频时钟产生电路，其特征在于，包括三角波地址产生电路以及阶数可调节的Sigma-Delta调制器，所述三角波地址产生电路的输入时钟为时钟电路的锁相环反馈时钟，三角波地址产生电路的数字输出信号为所述Sigma-Delta调制器的控制输入信号，所述Sigma-Delta调制器输出24位二进制数，通过24位二进制数控制时钟电路锁相环的环路分频器。

2.根据权利要求1所述扩频时钟产生电路，其特征在于，所述时钟电路由锁相环和锁相环的环路分频器组成；所述锁相环由依次相连的鉴频鉴相器、电荷泵、环路滤波器以及压控振荡器组成，由所述压控振荡器输出扩频时钟；所述锁相环的环路分频器由连接在压控振荡器输出端与鉴频鉴相器输入端之间的多模分频器/PS计数器形成。

3.根据权利要求1所述扩频时钟产生电路，其特征在于，所述Sigma-Delta调制器的阶数根据控制指令能够选择不工作以及工作在一阶、二阶和三阶；

当Sigma-Delta调制器选择为一阶时，调制器由一个无延时积分器、一个差分器和一个量化误差器组成；量化器的输入为z1[19:0]，量化误差e[19:0]为量化器的输入z1[19:0]与调制器输出反馈sdm_fb[19:0]之差，这时输出在(N,N+1)之间变化；

当Sigma-Delta调制器选择为二阶时，由两级一阶滤波环路单环连接；第一级滤波环路中为延时积分器，第二级滤波环路中为无延时积分器，这时其输出在(N-1,N+1)之间变化；

当Sigma-Delta调制器选择为三阶时，由三级一阶滤波环路单环连接；第一、二级滤波环路中为延时积分器，第三级滤波环路中为无延时积分器，这时其输出在(N-4,N+3)之间变化；

其中，N为多模分频器预定标的分频比。

4.根据权利要求1所述扩频时钟产生电路，其特征在于，所述Sigma-Delta调制器为单环结构，sdm_in[24:0]为Sigma-Delta调制器的输入信号，sdm_in[24:0]为25位，其中最高位置0，其余24位为三角波地址产生电路的24位输出；SDM_OUT[3:0]为Sigma-Delta调制器的输出信号，Sigma-Delta调制器的输出信号直接用于反馈控制所述多模分频器的分频比。

5.根据权利要求1所述扩频时钟产生电路，其特征在于，所述三角波地址产生电路包括分频器、递增/递减计数器、RS触发器以及向上计数控制器、向下计数控制器；

时钟电路的锁相环反馈时钟输入分频器，产生方波信号作为递增/递减计数器的复位信号，在复位信号上升沿到来时，所述递增/递减计数器增加或减小一个固定步长，增加还是减小受所述向上计数控制器、向下计数控制器的控制；所述递增/递减计数器输出24位二进制数，作为所述Sigma-Delta调制器的输入信号，并且返回给向上计数控制器、向下计数控制器；当计数值大于等于所述向上计数控制器的阈值时，所述向上计数控制器给所述RS触发器一个信号，控制所述递增/递减计数器向下计数；当计数值小于等于所述向下计数控制器的阈值时，所述向下计数控制器给所述RS触发器一个信号，控制所述递增/递减计数器向上计数。

6.根据权利要求5所述扩频时钟产生电路，其特征在于，所述向上计数控制器、向下计数控制器在向上和向下计数时增加和减小的步长相等。

7.根据权利要求5所述扩频时钟产生电路，其特征在于，按下式计算扩频时钟调制频率：

式中，f_{fb_clk}为锁相环反馈时钟fb_clk的频率，40为向上计数控制器、向下计数控制器的阈值，N_DIV为三角波地址产生电路中分频器的分频比。