[发明专利]共享数据总线上未使用的单位间隔的定时调整在审
| 申请号： | 202280013209.4 | 申请日： | 2022-01-20 |
| 公开（公告）号： | CN116848520A | 公开（公告）日： | 2023-10-03 |
| 发明（设计）人： | 尼廷·克瓦特拉 | 申请（专利权）人： | 思睿逻辑国际半导体有限公司 |
| 主分类号： | G06F13/372 | 分类号： | G06F13/372 |
| 代理公司： | 北京品源专利代理有限公司 11332 | 代理人： | 谭营营;胡彬 |
| 地址： | 英国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 暂无信息 | 说明书： | 暂无信息 |
| 摘要： | 对在共享总线上通信的设备进行校准能够帮助减少总线上的冲突和由此产生的数据丢失。例如，可以调整共享总线上从一个设备到另一个设备的数据传输定时，以补偿共享总线上的延迟。例如，传输设备可以调整传输的时间，使其比编程时间早，调整量与已知延迟成比例，从而使信号在编程时间到达接收设备。当调整无法获得期望的对齐或者将在共享数据总线上引起冲突时，可以调整定时以延迟传输，而不是提前传输，使得调整后的传输时间导致接收设备处在编程时间之后的未使用的时间窗中接收信号。 | ||
| 搜索关键词： | 共享 数据 线上 使用 单位 间隔 定时 调整 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于思睿逻辑国际半导体有限公司，未经思睿逻辑国际半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202280013209.4/，转载请声明来源钻瓜专利网。
- 同类专利
- 共享数据总线上未使用的单位间隔的定时调整-202280013209.4
- 尼廷·克瓦特拉 - 思睿逻辑国际半导体有限公司
- 2022-01-20 - 2023-10-03 - G06F13/372
- 对在共享总线上通信的设备进行校准能够帮助减少总线上的冲突和由此产生的数据丢失。例如，可以调整共享总线上从一个设备到另一个设备的数据传输定时，以补偿共享总线上的延迟。例如，传输设备可以调整传输的时间，使其比编程时间早，调整量与已知延迟成比例，从而使信号在编程时间到达接收设备。当调整无法获得期望的对齐或者将在共享数据总线上引起冲突时，可以调整定时以延迟传输，而不是提前传输，使得调整后的传输时间导致接收设备处在编程时间之后的未使用的时间窗中接收信号。
- 用于ZQ校准的基于定时的仲裁器系统和电路-201780074270.9
- 潘栋 - 美光科技公司
- 2017-08-15 - 2023-04-11 - G06F13/372
- 提供用于基于定时的ZQ校准的仲裁器电路的系统和设备。实例系统包含电阻器和多个芯片。所述多个芯片中的每一个进一步包含耦合到所述电阻器的端子、存储定时信息的寄存器，以及仲裁器电路，所述仲裁器电路经配置以至少部分地基于存储在所述寄存器中的所述定时信息确定所述电阻器是否是可用的。存储在所述多个芯片的每一相应芯片的所述寄存器中的所述定时信息对于所述多个芯片当中的所述相应芯片是唯一的。
- 优先级分组轮询仲裁器及其仲裁方法、交叉开关和芯片-202210913919.4
- 田佩佳;蔡凯;张雨生 - 中科声龙科技发展（北京）有限公司
- 2022-08-01 - 2022-11-01 - G06F13/372
- 本发明提供一种优先级分组轮询仲裁器及其仲裁方法、交叉开关和芯片。该优先级分组轮询仲裁器包括至少二组输入端口、一个输出端口、至少二个组内轮询仲裁电路和一个组优先控制电路；其中每一个组内轮询仲裁电路与一组输入端口连接，每一组输入端口包括至少二个输入端口，各组内轮询仲裁电路顺次连接并均与组优先控制电路和输出端口连接；每一个组内轮询仲裁电路，响应于组优先控制电路发出的优先级控制信号或者前一个组内轮询仲裁电路发出的仲裁失败信号，对与其连接的输入端口接收到的请求进行仲裁，将仲裁出的请求传输至输出端口发送出去或者向后一个组内轮询仲裁电路发出仲裁失败信号。本发明可以在较小的时间片内有效保证片上系统的负载均衡。
- 串行时间触发数据总线-202111354347.2
- A·布歇 - 拉季埃-菲雅克有限责任公司
- 2021-11-16 - 2022-05-17 - G06F13/372
- 一种串行通信总线系统，其包括多个最终用户(20)，所述最终用户(20)被布置为在公共数据总线(30)上传输数据，每个最终用户配备有与相应最终用户物理分离的总线仲裁器(10)，所述总线仲裁器(10)被配置为针对所述最终用户定义传输启用间隔和传输禁用间隔的循环，在所述传输启用间隔中，所述最终用户可以在所述数据总线上传输数据，在所述传输禁用间隔中，所述最终用户不能在所述数据总线上传输数据。
- 多个设备的多设备同步-201680064817.2
- 杰弗瑞·A·梅;维微克·金达尔;阿奴·夏科拉瓦尔提;特伦斯·C·宝尼斯;克里斯汀·拉尔森 - 思睿逻辑国际半导体有限公司
- 2016-09-01 - 2021-07-06 - G06F13/372
- 一种分布式网络系统可包括根据通信协议进行操作的共享通信总线以及耦合到共享通信总线的多个设备。通信协议可定义时间周期和顺序，多个设备中的每个设备按照时间周期和顺序沿共享通信总线主动地发射数据，使得每次只有多个设备中的一个设备通过共享通信总线向多个设备中的其余几个设备沿共享通信总线主动地发射数据。当多个设备中的其余几个设备未主动地发射数据时，多个设备中的其余几个设备可经由共享通信总线接收数据，使得沿共享通信总线在多个设备之间建立双向通信。
- 用于多端口物理层(PHY)的锁相环(PLL)的共享控制-201680018911.4
- C·E·怀恩米勒;D·巴拉什;R·C·迪恩斯;M·W·维拉斯 - 高通股份有限公司
- 2016-03-02 - 2020-04-17 - G06F13/372
- 公开了用于多端口物理层(PHY)的锁相环(PLL)的共享控制的方法和系统。在一个方面，仲裁逻辑电路被耦合至共享锁相环(PLL)的多端口PHY的各端口。在接收到所共享PLL要被重置的指示之际，该仲裁逻辑电路命令共享该PLL的各端口进入对所共享PLL的任何重置在它们的操作中将具有最小或没有影响的状态。以此方式，包括多端口PHY的集成电路(IC)可被配置有仅一个PLL和相关联时钟生成逻辑以为其端口中的一些或全部端口提供时钟信号，从而减小其半导体面积和功耗。此外，多端口PHY的各端口可以彼此独立地操作，从而消除与具有所共享PLL相关联的任何配置和/或互操作性问题。
- 总线所有权切换技术-201680078653.9
- L·J·米什拉;R·D·韦斯特费尔特 - 高通股份有限公司
- 2016-12-15 - 2018-08-31 - G06F13/372
- 公开了总线所有权切换技术。在一个方面，通过在与总线相关联的每个主控方中提供mod‑N计数器来处置总线所有权切换。单个时钟源被用来使每个mod‑N计数器同步地递增。每个主控方还包括具有与mod‑N计数器的N相对应的N个条目的触发表。主控主机根据主控方的相应优先级填充每个触发表中的条目。每个主控方中的比较器被用来将触发表中的条目与mod‑N计数器进行比较。如果所填充的条目与mod‑N计数器之间存在匹配，则使得主控方能够进行传输。如果不存在匹配，则阻止主控方的传输。通过在没有协商的情况下实现切换，与切换相关联的等待时间被减少为约两个时钟循环，从而允许设备满足各种蜂窝协议的严格定时要求。
- I2S外围电路时序的自适应调整方法及装置-201610292378.2
- 廖裕民 - 福州瑞芯微电子股份有限公司
- 2016-05-05 - 2018-08-07 - G06F13/372
- 本发明提供一种I2S外围电路时序的自适应调整方法及装置，在首次正常工作模式前对PCB板的自适应训练，首先控制测试模式信号设置为有效；测试激励数据被选通，并按照预先存储的数据序列的传输时钟频率送出，经两级寄存器延迟后送出主控芯片的数据引脚端口.然后经过PCB导线传输至I2S器件的数据pin脚；同时I2S的数据传输时钟依次经过相位延迟和寄存器延迟后输出至主控芯片的时钟引脚端口,然后经过PCB导线传输至I2S器件的时钟pin脚；通过控制所述相位延迟和寄存器延迟，直至找到最佳匹配PCB板级相位延迟的最佳延迟配置供主控芯片在正常工作时使用。可以在默认情况下达到最佳的时钟相位适应性，针对不同的外部电路板进行自适应调整,和不同PCB电气条件达到最佳的匹配效果。
- 用于片上系统的带宽控制方法-201480023332.X
- 席琳·刘;尼古拉斯·查理;尼古拉斯·马蒂 - 萨基姆防卫安全
- 2014-03-04 - 2015-12-09 - G06F13/372
- 本公开内容涉及一种片上系统中的带宽控制方法，所述片上系统包括：至少一个首要主模块、至少一个次要主模块、至少一个从模块、以及通过通信链路连接到每个模块的总线，所述总线包括互连单元，所述互连单元用于使至少一个公共从模块经由至少一个公共路径部分与至少一个首要主模块以及与至少一个次要主模块进行通信，所述方法包括针对每个公共从模块执行的以下步骤：对由首要主模块发出的访问所述公共从模块的第一请求进行第一检测；定义与所述公共从模块相关联的阻塞时间Dj；在所述阻塞时间Dj期间，阻塞在次要主模块和所述公共从模块之间的所述至少一个公共路径部分上的任何数据传送。
- 存储器访问装置及影像处理系统-201080034286.5
- 水岛彻 - 松下电器产业株式会社
- 2010-06-07 - 2012-05-23 - G06F13/372
- 本发明提供一种存储器访问装置及影像处理系统，在存储器访问装置中，需要带宽获取部(140)被设置在每个功能模块(110)中，分别基于水平同步信号的水平频率及每一周期的有效像素数，输出表示所对应的功能模块(110)的需要带宽的需要带宽信息。存储器总线协调部(130)基于需要带宽信息来计算多个功能模块(110)的需要带宽的总和，并判断多个功能模块(110)的需要带宽的总和是否超过了数据总线的整体带宽。在判断为需要带宽的总和超过了整体带宽的情况下，削减多个功能模块(110)的至少一个功能模块的需要带宽，另一方面，在判断为需要带宽的总和未超过整体带宽的情况下，多个功能模块(110)使用需要带宽计算时的需要带宽来进行访问。
- 专利分类
- 数据显示系统、数据中继设备、数据中继方法、数据系统、接收设备和数据读取方法
- 数据记录方法、数据记录装置、数据记录媒体、数据重播方法和数据重播装置
- 数据发送方法、数据发送系统、数据发送装置以及数据结构
- 数据显示系统、数据中继设备、数据中继方法及数据系统
- 数据嵌入装置、数据嵌入方法、数据提取装置及数据提取方法
- 数据管理装置、数据编辑装置、数据阅览装置、数据管理方法、数据编辑方法以及数据阅览方法
- 数据发送和数据接收设备、数据发送和数据接收方法
- 数据发送装置、数据接收装置、数据收发系统、数据发送方法、数据接收方法和数据收发方法
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
