[发明专利]总线所有权切换技术在审
| 申请号： | 201680078653.9 | 申请日： | 2016-12-15 |
| 公开（公告）号： | CN108475246A | 公开（公告）日： | 2018-08-31 |
| 发明（设计）人： | L·J·米什拉;R·D·韦斯特费尔特 | 申请（专利权）人： | 高通股份有限公司 |
| 主分类号： | G06F13/372 | 分类号： | G06F13/372 |
| 代理公司： | 上海专利商标事务所有限公司 31100 | 代理人： | 陈炜;袁逸 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 公开了总线所有权切换技术。在一个方面，通过在与总线相关联的每个主控方中提供mod‑N计数器来处置总线所有权切换。单个时钟源被用来使每个mod‑N计数器同步地递增。每个主控方还包括具有与mod‑N计数器的N相对应的N个条目的触发表。主控主机根据主控方的相应优先级填充每个触发表中的条目。每个主控方中的比较器被用来将触发表中的条目与mod‑N计数器进行比较。如果所填充的条目与mod‑N计数器之间存在匹配，则使得主控方能够进行传输。如果不存在匹配，则阻止主控方的传输。通过在没有协商的情况下实现切换，与切换相关联的等待时间被减少为约两个时钟循环，从而允许设备满足各种蜂窝协议的严格定时要求。 | ||
| 搜索关键词： | 主控方 条目 总线所有权 填充 匹配 关联 定时要求 蜂窝协议 时钟循环 允许设备 传输 比较器 时钟源 总线 主控 主机 递增 协商 | ||
【主权项】：
1.一种用于控制由多个主控方共享的总线的方法，所述方法包括：使多个主控设备中的第一主控方处的mod‑N计数器递增，所述递增基于时钟信号；将所述mod‑N计数器的输出与触发表进行比较；以及在所述mod‑N计数器的输出与所述触发表中的条目相匹配的情况下，启用由所述第一主控方在相关联的总线上进行的传输。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于高通股份有限公司，未经高通股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201680078653.9/，转载请声明来源钻瓜专利网。
- 同类专利
- 总线所有权切换技术-201680078653.9
- L·J·米什拉;R·D·韦斯特费尔特 - 高通股份有限公司
- 2016-12-15 - 2018-08-31 - G06F13/372
- 公开了总线所有权切换技术。在一个方面，通过在与总线相关联的每个主控方中提供mod‑N计数器来处置总线所有权切换。单个时钟源被用来使每个mod‑N计数器同步地递增。每个主控方还包括具有与mod‑N计数器的N相对应的N个条目的触发表。主控主机根据主控方的相应优先级填充每个触发表中的条目。每个主控方中的比较器被用来将触发表中的条目与mod‑N计数器进行比较。如果所填充的条目与mod‑N计数器之间存在匹配，则使得主控方能够进行传输。如果不存在匹配，则阻止主控方的传输。通过在没有协商的情况下实现切换，与切换相关联的等待时间被减少为约两个时钟循环，从而允许设备满足各种蜂窝协议的严格定时要求。
- I2S外围电路时序的自适应调整方法及装置-201610292378.2
- 廖裕民 - 福州瑞芯微电子股份有限公司
- 2016-05-05 - 2018-08-07 - G06F13/372
- 本发明提供一种I2S外围电路时序的自适应调整方法及装置，在首次正常工作模式前对PCB板的自适应训练，首先控制测试模式信号设置为有效；测试激励数据被选通，并按照预先存储的数据序列的传输时钟频率送出，经两级寄存器延迟后送出主控芯片的数据引脚端口.然后经过PCB导线传输至I2S器件的数据pin脚；同时I2S的数据传输时钟依次经过相位延迟和寄存器延迟后输出至主控芯片的时钟引脚端口,然后经过PCB导线传输至I2S器件的时钟pin脚；通过控制所述相位延迟和寄存器延迟，直至找到最佳匹配PCB板级相位延迟的最佳延迟配置供主控芯片在正常工作时使用。可以在默认情况下达到最佳的时钟相位适应性，针对不同的外部电路板进行自适应调整,和不同PCB电气条件达到最佳的匹配效果。
- 用于片上系统的带宽控制方法-201480023332.X
- 席琳·刘;尼古拉斯·查理;尼古拉斯·马蒂 - 萨基姆防卫安全
- 2014-03-04 - 2015-12-09 - G06F13/372
- 本公开内容涉及一种片上系统中的带宽控制方法，所述片上系统包括：至少一个首要主模块、至少一个次要主模块、至少一个从模块、以及通过通信链路连接到每个模块的总线，所述总线包括互连单元，所述互连单元用于使至少一个公共从模块经由至少一个公共路径部分与至少一个首要主模块以及与至少一个次要主模块进行通信，所述方法包括针对每个公共从模块执行的以下步骤：对由首要主模块发出的访问所述公共从模块的第一请求进行第一检测；定义与所述公共从模块相关联的阻塞时间Dj；在所述阻塞时间Dj期间，阻塞在次要主模块和所述公共从模块之间的所述至少一个公共路径部分上的任何数据传送。
- 存储器访问装置及影像处理系统-201080034286.5
- 水岛彻 - 松下电器产业株式会社
- 2010-06-07 - 2012-05-23 - G06F13/372
- 本发明提供一种存储器访问装置及影像处理系统，在存储器访问装置中，需要带宽获取部(140)被设置在每个功能模块(110)中，分别基于水平同步信号的水平频率及每一周期的有效像素数，输出表示所对应的功能模块(110)的需要带宽的需要带宽信息。存储器总线协调部(130)基于需要带宽信息来计算多个功能模块(110)的需要带宽的总和，并判断多个功能模块(110)的需要带宽的总和是否超过了数据总线的整体带宽。在判断为需要带宽的总和超过了整体带宽的情况下，削减多个功能模块(110)的至少一个功能模块的需要带宽，另一方面，在判断为需要带宽的总和未超过整体带宽的情况下，多个功能模块(110)使用需要带宽计算时的需要带宽来进行访问。
- 专利分类
