“G06F13/372”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果15个，建议您升级VIP下载更多相关专利

[发明专利]共享数据总线上未使用的单位间隔的定时调整-CN202280013209.4在审
发明人：尼廷·克瓦特拉 -专利权人：思睿逻辑国际半导体有限公司
申请日： 2022-01-20 - 公布日： 2023-10-03 - 主分类号： G06F13/372 文献下载
摘要：对在共享总线上通信的设备进行校准能够帮助减少总线上的冲突和由此产生的数据丢失。例如，可以调整共享总线上从一个设备到另一个设备的数据传输定时，以补偿共享总线上的延迟。例如，传输设备可以调整传输的时间，使其比编程时间早，调整量与已知延迟成比例，从而使信号在编程时间到达接收设备。当调整无法获得期望的对齐或者将在共享数据总线上引起冲突时，可以调整定时以延迟传输，而不是提前传输，使得调整后的传输时间导致接收设备处在编程时间之后的未使用的时间窗中接收信号。
共享数据线上使用单位间隔定时调整

[发明专利]用于ZQ校准的基于定时的仲裁器系统和电路-CN201780074270.9有效
发明人：潘栋 -专利权人：美光科技公司
申请日： 2017-08-15 - 公布日： 2023-04-11 - 主分类号： G06F13/372 文献下载
摘要：提供用于基于定时的ZQ校准的仲裁器电路的系统和设备。实例系统包含电阻器和多个芯片。所述多个芯片中的每一个进一步包含耦合到所述电阻器的端子、存储定时信息的寄存器，以及仲裁器电路，所述仲裁器电路经配置以至少部分地基于存储在所述寄存器中的所述定时信息确定所述电阻器是否是可用的。存储在所述多个芯片的每一相应芯片的所述寄存器中的所述定时信息对于所述多个芯片当中的所述相应芯片是唯一的。
用于 zq 校准基于定时仲裁系统电路

[发明专利]优先级分组轮询仲裁器及其仲裁方法、交叉开关和芯片-CN202210913919.4有效
发明人：田佩佳;蔡凯;张雨生 -专利权人：中科声龙科技发展（北京）有限公司
申请日： 2022-08-01 - 公布日： 2022-11-01 - 主分类号： G06F13/372 文献下载
摘要：本发明提供一种优先级分组轮询仲裁器及其仲裁方法、交叉开关和芯片。该优先级分组轮询仲裁器包括至少二组输入端口、一个输出端口、至少二个组内轮询仲裁电路和一个组优先控制电路；其中每一个组内轮询仲裁电路与一组输入端口连接，每一组输入端口包括至少二个输入端口，各组内轮询仲裁电路顺次连接并均与组优先控制电路和输出端口连接；每一个组内轮询仲裁电路，响应于组优先控制电路发出的优先级控制信号或者前一个组内轮询仲裁电路发出的仲裁失败信号，对与其连接的输入端口接收到的请求进行仲裁，将仲裁出的请求传输至输出端口发送出去或者向后一个组内轮询仲裁电路发出仲裁失败信号。本发明可以在较小的时间片内有效保证片上系统的负载均衡。
优先级分组仲裁及其方法交叉开关芯片

[发明专利]串行时间触发数据总线-CN202111354347.2在审
发明人： A·布歇 -专利权人：拉季埃-菲雅克有限责任公司
申请日： 2021-11-16 - 公布日： 2022-05-17 - 主分类号： G06F13/372 文献下载
摘要：一种串行通信总线系统，其包括多个最终用户(20)，所述最终用户(20)被布置为在公共数据总线(30)上传输数据，每个最终用户配备有与相应最终用户物理分离的总线仲裁器(10)，所述总线仲裁器(10)被配置为针对所述最终用户定义传输启用间隔和传输禁用间隔的循环，在所述传输启用间隔中，所述最终用户可以在所述数据总线上传输数据，在所述传输禁用间隔中，所述最终用户不能在所述数据总线上传输数据。
串行时间触发数据总线

[发明专利]多个设备的多设备同步-CN201680064817.2有效
发明人：杰弗瑞·A·梅;维微克·金达尔;阿奴·夏科拉瓦尔提;特伦斯·C·宝尼斯;克里斯汀·拉尔森 -专利权人：思睿逻辑国际半导体有限公司
申请日： 2016-09-01 - 公布日： 2021-07-06 - 主分类号： G06F13/372 文献下载
摘要：一种分布式网络系统可包括根据通信协议进行操作的共享通信总线以及耦合到共享通信总线的多个设备。通信协议可定义时间周期和顺序，多个设备中的每个设备按照时间周期和顺序沿共享通信总线主动地发射数据，使得每次只有多个设备中的一个设备通过共享通信总线向多个设备中的其余几个设备沿共享通信总线主动地发射数据。当多个设备中的其余几个设备未主动地发射数据时，多个设备中的其余几个设备可经由共享通信总线接收数据，使得沿共享通信总线在多个设备之间建立双向通信。
设备同步

[发明专利]用于多端口物理层(PHY)的锁相环(PLL)的共享控制-CN201680018911.4有效
发明人： C·E·怀恩米勒;D·巴拉什;R·C·迪恩斯;M·W·维拉斯 -专利权人：高通股份有限公司
申请日： 2016-03-02 - 公布日： 2020-04-17 - 主分类号： G06F13/372 文献下载
摘要：公开了用于多端口物理层(PHY)的锁相环(PLL)的共享控制的方法和系统。在一个方面，仲裁逻辑电路被耦合至共享锁相环(PLL)的多端口PHY的各端口。在接收到所共享PLL要被重置的指示之际，该仲裁逻辑电路命令共享该PLL的各端口进入对所共享PLL的任何重置在它们的操作中将具有最小或没有影响的状态。以此方式，包括多端口PHY的集成电路(IC)可被配置有仅一个PLL和相关联时钟生成逻辑以为其端口中的一些或全部端口提供时钟信号，从而减小其半导体面积和功耗。此外，多端口PHY的各端口可以彼此独立地操作，从而消除与具有所共享PLL相关联的任何配置和/或互操作性问题。
用于多端物理层 phy 锁相环 pll 共享控制

[发明专利]总线所有权切换技术-CN201680078653.9在审
发明人： L·J·米什拉;R·D·韦斯特费尔特 -专利权人：高通股份有限公司
申请日： 2016-12-15 - 公布日： 2018-08-31 - 主分类号： G06F13/372 文献下载
摘要：公开了总线所有权切换技术。在一个方面，通过在与总线相关联的每个主控方中提供mod‑N计数器来处置总线所有权切换。单个时钟源被用来使每个mod‑N计数器同步地递增。每个主控方还包括具有与mod‑N计数器的N相对应的N个条目的触发表。主控主机根据主控方的相应优先级填充每个触发表中的条目。每个主控方中的比较器被用来将触发表中的条目与mod‑N计数器进行比较。如果所填充的条目与mod‑N计数器之间存在匹配，则使得主控方能够进行传输。如果不存在匹配，则阻止主控方的传输。通过在没有协商的情况下实现切换，与切换相关联的等待时间被减少为约两个时钟循环，从而允许设备满足各种蜂窝协议的严格定时要求。
主控方条目总线所有权填充匹配关联定时要求蜂窝协议时钟循环允许设备传输比较器时钟源总线主控主机递增协商

[发明专利]I2S外围电路时序的自适应调整方法及装置-CN201610292378.2有效
发明人：廖裕民 -专利权人：福州瑞芯微电子股份有限公司
申请日： 2016-05-05 - 公布日： 2018-08-07 - 主分类号： G06F13/372 文献下载
摘要：本发明提供一种I2S外围电路时序的自适应调整方法及装置，在首次正常工作模式前对PCB板的自适应训练，首先控制测试模式信号设置为有效；测试激励数据被选通，并按照预先存储的数据序列的传输时钟频率送出，经两级寄存器延迟后送出主控芯片的数据引脚端口.然后经过PCB导线传输至I2S器件的数据pin脚；同时I2S的数据传输时钟依次经过相位延迟和寄存器延迟后输出至主控芯片的时钟引脚端口,然后经过PCB导线传输至I2S器件的时钟pin脚；通过控制所述相位延迟和寄存器延迟，直至找到最佳匹配PCB板级相位延迟的最佳延迟配置供主控芯片在正常工作时使用。可以在默认情况下达到最佳的时钟相位适应性，针对不同的外部电路板进行自适应调整,和不同PCB电气条件达到最佳的匹配效果。
i2s 外围电路时序自适应调整方法装置

[发明专利]用于片上系统的带宽控制方法-CN201480023332.X有效
发明人：席琳·刘;尼古拉斯·查理;尼古拉斯·马蒂 -专利权人：萨基姆防卫安全
申请日： 2014-03-04 - 公布日： 2015-12-09 - 主分类号： G06F13/372 文献下载
摘要：本公开内容涉及一种片上系统中的带宽控制方法，所述片上系统包括：至少一个首要主模块、至少一个次要主模块、至少一个从模块、以及通过通信链路连接到每个模块的总线，所述总线包括互连单元，所述互连单元用于使至少一个公共从模块经由至少一个公共路径部分与至少一个首要主模块以及与至少一个次要主模块进行通信，所述方法包括针对每个公共从模块执行的以下步骤：对由首要主模块发出的访问所述公共从模块的第一请求进行第一检测；定义与所述公共从模块相关联的阻塞时间Dj；在所述阻塞时间Dj期间，阻塞在次要主模块和所述公共从模块之间的所述至少一个公共路径部分上的任何数据传送。
用于系统带宽控制方法

[发明专利]存储器访问装置及影像处理系统-CN201080034286.5无效
发明人：水岛彻 -专利权人：松下电器产业株式会社
申请日： 2010-06-07 - 公布日： 2012-05-23 - 主分类号： G06F13/372 文献下载
摘要：本发明提供一种存储器访问装置及影像处理系统，在存储器访问装置中，需要带宽获取部(140)被设置在每个功能模块(110)中，分别基于水平同步信号的水平频率及每一周期的有效像素数，输出表示所对应的功能模块(110)的需要带宽的需要带宽信息。存储器总线协调部(130)基于需要带宽信息来计算多个功能模块(110)的需要带宽的总和，并判断多个功能模块(110)的需要带宽的总和是否超过了数据总线的整体带宽。在判断为需要带宽的总和超过了整体带宽的情况下，削减多个功能模块(110)的至少一个功能模块的需要带宽，另一方面，在判断为需要带宽的总和未超过整体带宽的情况下，多个功能模块(110)使用需要带宽计算时的需要带宽来进行访问。
存储器访问装置影像处理系统

[发明专利]用于在时分复用总线上进行数据传输的数据结构-CN02820247.3无效
发明人： J·帕罗米诺埃查笛;G·罗佩茨;S·苏佐基 -专利权人：英特尔公司
申请日： 2002-10-11 - 公布日： 2005-02-16 - 主分类号： G06F13/372 文献下载
摘要：一种存储器，存储用于由按照总线帧协议操作的计算机程序而在总线上转发的数据。该存储器包括存储在存储器中的数据结构。数据结构包括具有排列成N行、M列的数据块的矩阵，其中，N和M是大于1的整数。矩阵中的数据块包括与总线帧协议一起使用的数据，并且对应于目标端口和数据的时隙。
用于时分总线进行数据传输数据结构

[发明专利]内部集成电路总线访问控制系统-CN03147318.0无效
发明人：蒋玉锋;朱习能 -专利权人：华为技术有限公司
申请日： 2003-07-06 - 公布日： 2005-01-19 - 主分类号： G06F13/372 文献下载
摘要：一种内部集成电路总线访问控制系统，其中CPU与各设备通过内部集成电路(I²C)总线进行通讯，对于I²C总线地址相同的设备，先分为不同的组，同一组设备采用同一条数据信号线(SDA)进行连接，每组中的不同设备分别对应连接到相同的若干条时钟信号线(SCL)上，CPU对寄存器进行设置，从而通过逻辑器件内的三态驱动器控制各设备SCL的通断，通过模拟开关控制各设备SDA的通断，CPU在设备的SCL和SDA同时开通时，可对该设备进行访问。本发明提供了一种简单可靠且成本低廉的I²C总线访问控制系统，实现了对单板上I²C总线地址相同设备的唯一命中访问。
内部集成电路总线访问控制系统

[发明专利]在同步环境下处理中断的方法和系统-CN96195429.9无效
发明人：加里·考豪南;韦考·陶考米斯 -专利权人：诺基亚电信公司
申请日： 1996-07-10 - 公布日： 2003-09-24 - 主分类号： G06F13/372 文献下载
摘要：本发明涉及一种方法和系统，大量的外设模块(TRn)由此可从一个控制器请求服务，例如是以中断请求的方式。通过给每一外设模块(TRn)分配一个预定的时隙，可以预先避免服务请求的拥塞，在该时隙内可允许外设模块从控制器请求服务。时隙由一时隙计数器协调，该计数器由一时钟信号(CLK)步进。不同外设模块的时隙计数器由一同步信号(SYNC)同步。外设模块(TRn)可包括子外设模块，而每一子外设模块可独立地请求服务，或者一个耦合到寄存器SR1的门N1可用来检测一个子外设模块请求服务的情况。
同步环境处理中断方法系统

[发明专利]具有不同资源访问方案的系统集成代理程序-CN01808652.7无效
发明人： R·迪迪尔;C·米洛索罗拉 -专利权人：皇家菲利浦电子有限公司
申请日： 2001-12-12 - 公布日： 2003-06-25 - 主分类号： G06F13/372 文献下载
摘要：在集成有用于时隙资源访问方案的模块(PROC)和用于访问基于请求仲裁的公共资源的模块(PROC)的系统中，请求仲裁方案用来管理对公共资源的访问。为时隙资源访问方案设计的模块(PROC)与先行请求发生器(ARG)相关联，先行请求发生器可以在相关模块发出请求之前产生先行请求并转发给仲裁器(P_ARB)。另外，还把一个数据缓冲用于时隙资源访问方案的模块相关联，以便保存作为先行请求的结果所获取的数据，直到模块产生与该数据相关的请求为止。
具有不同资源访问方案系统集成代理程序

[发明专利]总线控制权仲裁方法与仲裁器-CN02105583.1有效
发明人：林景祥 -专利权人：威盛电子股份有限公司
申请日： 2002-04-17 - 公布日： 2002-12-04 - 主分类号： G06F13/372 文献下载
摘要：本发明涉及一种总线控制权仲裁方法与仲裁器,用于连接有多个主控装置的一公共总线上,该仲裁器包含有多个时间计数器,分别信号连接于所述的主控装置,其方法包含下列步骤根据所述的主控装置中的一主控装置所发出的一数据传送信号而产生一时间计数值,并根据一数据传送成功信号的发生而将该时间计数值重置;以及当该时间计数值大于一预设阈值时,改变该主控装置在该公共总线上的一总线使用优先权等级。
总线控制权仲裁方法

1
共 15 条