[实用新型]一种SRAM存储器电路加固装置有效
| 申请号： | 202222844965.1 | 申请日： | 2022-10-27 |
| 公开（公告）号： | CN219105772U | 公开（公告）日： | 2023-05-30 |
| 发明（设计）人： | 刘世安;马利军 | 申请（专利权）人： | 苏州芯宽电子科技有限公司 |
| 主分类号： | G11C11/4193 | 分类号： | G11C11/4193 |
| 代理公司： | 东台金诚石专利代理事务所(特殊普通合伙) 32482 | 代理人： | 周松涛 |
| 地址： | 215000 江苏省苏州市吴江区黎里镇*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型公开了一种SRAM存储器电路加固装置，储存器本体的顶面设有上压板，储存器本体的底面设有下压板，上压板包括左上压板和右上压板，左上压板和右上压板通过伸缩杆连接，下压板包括左下压板和右下压板，右下压板的侧壁开口，左下压板贯穿开口在右下压板中滑动，左下压板顶面和右下压板的顶面外侧均安装有卡扣母扣，左上压板的底面和右下压板的底面均设有与卡扣母扣相配合的卡扣子扣，左下压板底面和右下压板的底面均设有粘接件，通过上压板、下压板、卡扣母扣和卡扣子扣、螺纹杆、螺母和粘接件，将储存器本体加固，通过卡扣母扣和卡扣子扣，使加固储存器本体的力适中，不至于夹坏储存器本体。 | ||
| 搜索关键词： | 一种 sram 存储器 电路 加固 装置 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于苏州芯宽电子科技有限公司，未经苏州芯宽电子科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202222844965.1/，转载请声明来源钻瓜专利网。
- 上一篇：脑卒中患者步行训练设备
- 下一篇：一种具有空气净化机构的热雾设备
- 同类专利
- 一种SRAM存储器电路加固装置-202222844965.1
- 刘世安;马利军 - 苏州芯宽电子科技有限公司
- 2022-10-27 - 2023-05-30 - G11C11/4193
- 本实用新型公开了一种SRAM存储器电路加固装置，储存器本体的顶面设有上压板，储存器本体的底面设有下压板，上压板包括左上压板和右上压板，左上压板和右上压板通过伸缩杆连接，下压板包括左下压板和右下压板，右下压板的侧壁开口，左下压板贯穿开口在右下压板中滑动，左下压板顶面和右下压板的顶面外侧均安装有卡扣母扣，左上压板的底面和右下压板的底面均设有与卡扣母扣相配合的卡扣子扣，左下压板底面和右下压板的底面均设有粘接件，通过上压板、下压板、卡扣母扣和卡扣子扣、螺纹杆、螺母和粘接件，将储存器本体加固，通过卡扣母扣和卡扣子扣，使加固储存器本体的力适中，不至于夹坏储存器本体。
- 半导体存储器件及其读取方法-201410640096.8
- 李煕烈 - 爱思开海力士有限公司
- 2014-11-13 - 2020-08-04 - G11C11/4193
- 一种半导体存储器件可以包括：公共源极线控制器，其配置成在读取操作期间经由公共源极线将沟道电流提供至单元存储串；以及页缓冲器，其配置成当提供了所述沟道电流时通过检测位线的电流来检测储存在选中存储器单元中的数据。页缓冲器可以使位线选择性地偏置以保持所述位线的电压等同于或高于参考电压。
- 延时选择器-201410083003.6
- 宋丹;郝军明;潘劲东;史增博;陈双文 - 中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
- 2014-03-07 - 2018-08-24 - G11C11/4193
- 本发明揭示了一种延时选择器，所述延时选择器包括第一连接端、第二连接端以及n个延时单元，每一所述延时单元分别选择性连接所述第一连接端和第二连接端；所述延时选择器还包括选择互连层，所述选择互连层位于所述延时单元的上层互连层，通过所述选择互连层实现所述延时单元的选择性连接，实现所述第一连接端和第二连接端之间接入m个所述延时单元。本发明的所述延时选择器通过对后段版图(所述选择互连层)的设计，不需要增加新的版图，只需改变后段低成本的光罩，通过改变所述选择互连层来实现不同所述延时单元的接入，实现灵活可变多阶延时修整，并提高了延时精度，同时降低了成本。
- 半导体器件-201210132046.X
- 家田义纪;磯部敦生;盐野入丰;热海知昭 - 株式会社半导体能源研究所
- 2012-04-28 - 2017-06-20 - G11C11/4193
- 本发明提供一种具有低功耗并能以高速操作的半导体器件。该半导体器件包括存储元件，包括在沟道形成区中具有结晶硅的第一晶体管；用于储存所述存储元件的数据的电容器；以及是用于控制所述电容器中的电荷的供给、储存和释放的开关元件的第二晶体管。所述第二晶体管设置在覆盖所述第一晶体管的绝缘膜上。所述第一和第二晶体管具有公共的源电极或漏电极。
- 用于集成电路的数字配置的装置和方法-201310453026.7
- R·P·纳尔逊 - 美国亚德诺半导体公司
- 2013-09-26 - 2017-04-26 - G11C11/4193
- 本文提供了用于集成电路(IC)的数字配置的装置和方法。在某些实现中，IC包括阻抗感测电路和至少一个管脚来用于数字配置。阻抗感测电路可以检测电连接至该管脚的外部无源网络的阻抗值，并且可以基于所检测到的阻抗来数字化配置IC。例如，终端用户可以将特定电阻的外部电阻器连接到该管脚，以及阻抗感测电路可以感测或检测外部电阻器的电阻并基于所检测到的阻抗来数字化配置IC。因此，终端用户可以通过将对应于期望的数字配置的无源外部组件连接到该管脚来数字化配置IC。在某些实现中，IC包括多个管脚，并且数字配置基于管脚中的每个上检测到的阻抗。
- 用于降低动态功率和峰值电流的SRAM位线和写入辅助装置与方法及双输入电平移位器-201280077340.3
- H·T·恩戈;D·J·卡明斯 - 英特尔公司
- 2012-12-27 - 2015-07-29 - G11C11/4193
- 描述了一种装置，包括成组耦合在一起的多个存储器阵列、本地写入辅助逻辑单元、和读取/写入本地列复用器，以使得由所述组中的所述本地写入辅助逻辑单元和所述读取/写入本地列复用器占用的面积小于在使用全局写入辅助逻辑单元和读取/写入全局列复用器时所占用的面积。描述了一种具有集成锁存器的双输入电平移位器。描述了一种装置，包括：写入辅助脉冲发生器，所述写入辅助脉冲发生器工作在第一电源上；一个或多个上拉器件，所述一个或多个上拉器件耦合到所述写入辅助脉冲发生器，所述一个或多个上拉器件工作在与所述第一电源不同的第二电源上；以及输出节点，输出节点用以向存储器单元提供电源。
- 静态随机存储器断电保护电路-201210385703.1
- 阮海波 - 苏州工业园区新宏博通讯科技有限公司
- 2012-10-12 - 2014-04-16 - G11C11/4193
- 本发明公开了一种静态随机存储器断电保护电路，其包括静态随机存储器、备用电源、断电保护电路、及控制芯片，所述控制芯片输出形成静态随机存储器的片选信号，所述片选信号为禁止时，可禁止外部对静态随机存储器读写操作。从而可以在系统断电的情况下，延长备用电源的使用时间。
- 数据存储设备供电电路-201110143656.5
- 罗奇艳;陈鹏;童松林 - 鸿富锦精密工业（深圳）有限公司;鸿海精密工业股份有限公司
- 2011-05-31 - 2012-12-05 - G11C11/4193
- 一种存储设备，包括升压电路、控制电路及第一及第二buck电路。升压电路将接收到的一主机板提供的第一电压转换为一第二电压。控制电路包括充电电容、充放电电路、电压侦测电路及电压选择电路。充放电电路接收第二电压并为充电电容充电。电压侦测电路侦测第二电压，当侦测到第二电压时输出第一选择信号，当没有侦测到第二电压时输出第二选择信号及输出控制信号给充放电电路以使其控制充电电容放电。电压选择电路根据接收到的第一选择信号输出第二电压或根据接收到的第二选择信号输出充电电容提供的放电电压。第一及第二buck电路接收第二电压或放电电压并将其转换为不同的电压后提供给主控芯片。所述存储设备供电电路能够防止主机板掉电后数据的丢失。
- 一种相变存储器的置位电路及其置位方法-201210036696.4
- 王瑞哲;洪红维;董骁;黄崇礼 - 北京时代全芯科技有限公司
- 2012-02-17 - 2012-07-18 - G11C11/4193
- 本发明公开了一种相变存储器的置位电路，由可调电压脉冲源与第一开关电路的第一端相连；所述可变斜率电压脉冲源的输出端与NMOS管的栅极相连；所述第一开关电路的第二端和NMOS管的漏极与相变电阻的第一端相连；相变电阻的第二端与选通管的漏极相连；选通管的源极和NMOS管的源极分别接地；可调电压脉冲源在执行置位操作时，输出第一电压脉冲；所述第一开关电路在第一电压脉冲到来时闭合，在第一电压脉冲结束时断开；所述可变斜率电压脉冲源在第一电压脉冲结束时输出线性上升的第二电压脉冲给NMOS管；NMOS管在收到第二电压脉冲时导通。本发明还公开了应用上述置位电路的置位方法。本发明实现了对置位操作下降时间的控制，增加了置位操作的成功率。
- 产生片内终结信号的电路和方法及使用它的半导体装置-201110029269.9
- 宋清基 - 海力士半导体有限公司
- 2011-01-27 - 2012-05-09 - G11C11/4193
- 本发明公开一种片内终结(ODT)信号发生电路的各个实施例。在一个示例性的实施例中，所述ODT信号发生电路可以包括潜伏时间单元和ODT控制信号发生单元。潜伏时间单元被配置为接收时钟信号和ODT信号。潜伏时间单元被配置为将ODT信号延迟预定时间来产生第一ODT信号。潜伏时间单元还被配置为将ODT信号延迟少于预定时间来产生第二ODT信号。ODT控制信号发生单元被配置为响应于控制信号而提供第一ODT信号和第二ODT信号中的一个作为ODT控制信号。
- 用于可编程逻辑器件集成电路的带有提高的供电电平的易失性存储器单元-201110277157.5
- 刘令时;M·T·陈;T·D·杜 - 阿尔特拉公司
- 2006-11-10 - 2012-03-28 - G11C11/4193
- 提供具有易失性存储器单元的集成电路。这些存储器单元产生输出信号。这些集成电路可能是含有可编程核心逻辑的可编程逻辑器件集成电路，该可编程核心逻辑包含带有栅极的晶体管。使用核心逻辑供电电平为核心逻辑供电，该核心逻辑供电电平由核心逻辑正供电电压和核心逻辑接地供电电压限定。当装载了配置数据时，这些存储器单元产生输出信号，这些输出信号被施加于核心逻辑中的晶体管的栅极以定制该可编程逻辑器件。使用存储器单元供电电平为存储器单元供电，该存储器单元供电电平由存储器单元正供电电压和存储器单元接地供电电压限定。该存储器单元供电电平相对于该核心逻辑供电电平被提高。
- 随机存储器-201010266088.3
- 赵立新;李文强;霍介光;李杰 - 格科微电子(上海)有限公司
- 2010-08-18 - 2012-03-14 - G11C11/4193
- 本发明提供了一种随机存储器，包括：预存单元，用于储存参考数据；存储单元，用于储存数据；读写单元，用于向所述存储单元中写入数据，向所述预存单元写入参考数据；读取所述预存单元储存的参考数据和存储单元储存的数据；以及生成中间数据，所述中间数据与所述存储单元储存的数据和预存单元储存的参考数据相关联；输出单元，用于比较所述读写单元生成的中间数据与所述参考数据，根据所述中间数据与所述参考数据的大小关系输出存储数据，从而可以提高随机存储器的性能。
- 半导体器件的高电压控制电路-201110181370.6
- 张棌圭 - 海力士半导体有限公司
- 2011-06-30 - 2012-01-11 - G11C11/4193
- 本发明公开一种半导体器件的高电压控制电路，包括：输出节点控制电路，被配置为响应于输入信号来设置输出端子的初始电位或者对输出端子的电位进行放电；以及高电压供应电路，包括串联耦接在输出端子与用于供应高电压的供应端子之间的加速单元和电位控制单元。所述加速单元响应于输出端子的电位而操作，而所述电位控制单元响应于输入信号而操作。
- 存储器装置以及存储器芯片-201010526579.7
- 孙启翔 - 华邦电子股份有限公司
- 2010-10-29 - 2012-01-11 - G11C11/4193
- 本发明提供一种存储器装置以及存储器芯片。该存储器芯片包括控制单元、等待控制器、以及等待接收器。当存储器芯片操作在触发模式下且控制单元根据输入地址信号来判断出存储器芯片即将改变为操作在非触发模式下时，等待控制器把等待接合垫上的等待信号的状态由反使能状态改变为使能状态。当存储器芯片操作在非触发模式下且等待接收器检测到等待信号的状态已由反使能状态改变为使能状态时，控制单元判断存储器芯片是否即将改变为操作在触发模式下或者判断是否即将对另一存储器芯片执行字符线边界跨越操作。
- 半导体集成电路装置-201110085787.2
- 平田义治 - 株式会社东芝
- 2011-02-28 - 2011-12-21 - G11C11/4193
- 根据一个实施例，提供包括多个升压电路、调节器和多个开关的半导体集成电路装置。在上述多个升压电路中，输入输入电压且将上述输入电压升压以分别产生不同值的升压电压。调节器能够将上述升压电压降压以产生多个降压电压。上述开关连接在上述多个升压电路和上述调节器之间，并选择性地将来自上述升压电路的上述升压电压提供给上述调节器作为电源电压。
- 以影子非挥发存储器配置冗余存储的存储器-201010191269.4
- 王彬 - 王彬
- 2010-06-02 - 2011-12-07 - G11C11/4193
- 本发明提供一种以影子非挥发存储器(Shadow Nonvolatile Memory)配置冗余(Redundancy)存储的存储器，属于半导体存储器技术领域。该发明提供的存储器包括存储阵列、对应于存储阵列中的普通行的普通字线、对应于存储阵列中的冗余行的冗余字线、行译码器、影子非挥发存储器以及字线选通管，所述普通字线、冗余字线与存储阵列之间分别串联设置字线选通管，所述字线选通管用于控制其所在的字线是否选通，所述影子非挥发存储器用于控制所述字线选通管的选通以进一步控制该字线选通管所在的字线是否选通。因此，可以实现选中某一冗余的行(或列)来代替失效存储单元所在的行(或列)。该存储器具有可靠性高、功耗低、体积小的特点。
- 基于无线传感网的鸡场养殖监控系统-201120082747.8
- 高超;杨乐;胡凯;陈蓓玉 - 南京信息工程大学
- 2011-03-25 - 2011-08-31 - G11C11/4193
- 一种基于无线传感网的鸡场养殖监控系统，包括数个无线传感网节点、及统一的后方监控平台，所述的无线传感网节点散布在养殖场监控区域，包括主控模块、无线收发模块、传感器模块和电源模块，所述主控模块分别与电源模块、无线收发模块、传感器模块相连，统一协调其它各个模块工作。本实用新型采用无线传感网技术监测鸡场的温度、湿度、光照，对养殖场进行实时监控，并且能够对异常情况进行预警和处理。本实用新型的设计，一方面提高了养殖场的自动化程度，实现了无人看守情况下，养殖场数据的自动采集和监控，另一方面与传统有线方式相比，降低了布线成本、维护方便、可扩展性强，尤其在规模化养殖领域，更具有深远意义。
- 半导体装置及其控制方法-201010215020.2
- 陈伸显 - 海力士半导体有限公司
- 2010-07-01 - 2011-08-03 - G11C11/4193
- 本发明提供一种半导体装置，包括：多个泵控制单元，所述多个泵控制单元分别位于多个芯片中并通过第一TSV串联连接，并被配置为将周期信号顺序地延迟、传送延迟周期信号、并基于所述周期信号或所述延迟周期信号来产生泵控制信号；以及多个电压泵单元，所述多个电压泵单元分别位于所述多个芯片中，并被配置为响应于从所述多个泵控制单元产生的所述泵控制信号来产生泵浦电压。
- 内部命令产生器件-201010281092.7
- 李圣燮 - 海力士半导体有限公司
- 2010-09-09 - 2011-06-29 - G11C11/4193
- 提供一种内部命令产生器件，包括：第一标记信号产生单元，被配置为响应复位命令来产生用于设置复位时段的复位标记信号；初始脉冲信号产生单元，被配置为响应该复位标记信号来产生第一初始脉冲信号和第二初始脉冲信号；第二标记信号产生单元，被配置为响应该第一初始脉冲信号来产生用于设置器件自动初始化时段的器件自动初始化标记信号；和内部命令产生单元，被配置为响应该第二初始脉冲信号来产生在器件自动初始化时段被使能的内部刷新命令。
- 具有片内终结结构的半导体设备和在其中执行的终结方法-201010526195.5
- 崔桢焕;金梁基;崔英 - 三星电子株式会社
- 2010-11-01 - 2011-06-15 - G11C11/4193
- 示例实施例公开了减小电流消耗的具有片内终结(ODT)结构的半导体设备以及在所述半导体设备中执行的终结方法。所述半导体设备包括：校准电路，用于响应于参考电压和与外部电阻器相连的校准端的电压来生成校准代码；以及片内终结器，用于响应于校准代码和片内终结控制信号来控制数据输入/输出垫片的终结电阻。数据输入/输出垫片的终结电阻大于校准端的电阻。
- 具有开关的相变存储器的节能置位写入-201010584054.9
- D·考;J·卡尔布;E·卡尔波夫;G·斯帕迪尼 - 英特尔公司
- 2010-12-07 - 2011-06-08 - G11C11/4193
- 本文总地描述了用于具有开关的相变存储器的节能置位写入的装置和方法的实施例。可以描述和要求保护其他实施例。
- 随机存储器-201020509293.3
- 赵立新;李文强;霍介光;李杰 - 格科微电子(上海)有限公司
- 2010-08-18 - 2011-04-20 - G11C11/4193
- 本实用新型提供了一种随机存储器，包括：预存单元，用于储存参考数据；存储单元，用于储存数据；读写单元，用于向所述存储单元中写入数据，向所述预存单元写入参考数据；读取所述预存单元储存的参考数据和存储单元储存的数据；以及生成中间数据，所述中间数据与所述存储单元储存的数据和预存单元储存的参考数据相关联；输出单元，用于比较所述读写单元生成的中间数据与所述参考数据，根据所述中间数据与所述参考数据的大小关系输出存储数据，从而可以提高随机存储器的性能。
- 一种存储器-201010215410.X
- 陈家国;罗斌;周志国;赵天良;汤国东;张文 - 新邮通信设备有限公司
- 2010-06-24 - 2011-01-12 - G11C11/4193
- 本发明提供一种存储器，该存储器包括第一级地址选择器、第二级地址选择器和缓存块；所述第一级地址选择器，与外部数据总线连接，还与两位地址线连接，所述两位地址线的地址位对应有未用的地址空间；所述第一级地址选择器判断所述两位地址线的地址位是否对应已用的地址空间，若是，则选择与该地址位唯一对应的第二级地址选择器，采用与该第二级地址选择器相连的数据总线进行数据交互；选择出的第二级地址选择器与两位地址线连接，判断与其连接的两位地址线的地址位是否对应已用的地址空间，若是，则选择与该地址位唯一对应的N位地址线ram，采用与该N位地址线ram相连的数据总线进行数据交互。本发明提供的存储器方案节省了存储资源。
- 维持器、集成电路及存取方法-201010164146.1
- 李政宏;吴经纬;盛斌;廖宏仁 - 台湾积体电路制造股份有限公司
- 2010-04-14 - 2010-10-20 - G11C11/4193
- 本发明公开了一种维持器、集成电路及存取方法，该维持器适用于一集成电路。上述维持器包括一第一晶体管以及一第二晶体管。上述第一晶体管具有一第一栅极耦接于一反相器的一输出端。上述第二晶体管以串联方式耦接于上述第一晶体管。上述第二晶体管具有一第二栅极耦接于上述反相器的一输入端。本发明可以解决传统维持器的在感测电路的输出端引起从低至高电压状态的转变延迟的问题。
- 多个独立的串行链接存储器-200680036462.2
- 金镇祺;潘弘柏 - 莫塞德技术公司
- 2006-09-29 - 2008-10-01 - G11C11/4193
- 本发明公开一种用于在半导体存储器中串行数据链接接口和存储体之间控制数据传输的装置、系统和方法。在一实施例中，本发明公开了一种具有多个串行数据链接和多个存储体的闪烁存储器设备，其中，所述链接独立于所述多个体。所述闪烁存储器设备可以以菊花链配置级联，并在存储器设备之间使用回波信号线串行通信。此外，本发明描述了一种虚拟多链接配置，其中使用单个链接来模拟多链接。
- 存储和再现装置-200610094673.3
- 饭田健一 - 索尼公司
- 1998-08-07 - 2007-01-24 - G11C11/4193
- 存储和再现装置包括信号处理部件、存贮器、再现部件、操作部件和控制部件。信号处理部件将输入的声音信号转换为数字信号。存贮器存储从信号处理部件输出的数字信号和该数字数据的管理数据。再现部件至少将从存贮器中读出的数字信号转换为再现输出的可听见的声音。操作部件安装在装置主体上并且包括旋转操作部件，旋转操作部件装置主体上，使旋转操作部件能够围绕旋转中心旋转且沿着几乎与旋转中心垂直交叉的平面移动。
- 专利分类
