[实用新型]一种可重构边缘计算模块有效
| 申请号： | 202221477157.X | 申请日： | 2022-06-14 |
| 公开（公告）号： | CN217606354U | 公开（公告）日： | 2022-10-18 |
| 发明（设计）人： | 宋俊霖;周宏林;蒲晓珉 | 申请（专利权）人： | 东方电气集团科学技术研究院有限公司 |
| 主分类号： | G06F15/17 | 分类号： | G06F15/17;G06F15/177;G06F13/40;G06F13/42 |
| 代理公司： | 成都天嘉专利事务所(普通合伙) 51211 | 代理人： | 蒋斯琪 |
| 地址： | 610000 四川省成都市中国(四*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型公开了一种可重构边缘计算模块，包括应用处理器、高实时处理器、数字信号处理器和可编程逻辑单元，应用处理器、数字信号处理器通过并行总线连接至各自独立内存，应用处理器、高实时处理器、数字信号处理器分别通过并行总线连接至可编程逻辑单元，应用处理器与数字信号处理器通过PCIe总线连接，应用处理器与高实时处理器通过并行总线或高速串行总线连接；应用处理器、高实时处理器、数字信号处理器通过通用总线与硬件外设连接。本实用新型可根据不同工业场景需要，重构逻辑单元，实现不同功能硬件电路；同一硬件平台可满足不同工业场景下对边缘计算模块的需求，便于软硬件标准化管理，模块软硬件可裁剪，实现功能与功耗的最优组合。 | ||
| 搜索关键词： | 一种 可重构 边缘 计算 模块 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于东方电气集团科学技术研究院有限公司，未经东方电气集团科学技术研究院有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202221477157.X/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种FPGA芯片、透传方法、逻辑测试模块和方法-202310682776.5
- 粟鑫 - 芯动微电子科技（珠海）有限公司
- 2023-06-09 - 2023-10-20 - G06F15/17
- 本发明涉及芯片技术领域，提供了一种FPGA芯片、透传方法、逻辑测试模块和方法。其中所述FPGA芯片包括第一串行接口、第一控制模块、第二控制模块和第二串行接口；所述第一控制模块还与上级FPGA芯片连接，所述第二控制模块与下级FPGA芯片连接，实现读写命令的透传；所述第一串行接口与上级FPGA芯片的相应串行接口连接，所述第二串行接口与下级FPGA芯片的相应串行接口连接，实现读写数据的透传。本发明能够支持测试向量的向量深度扩展，进而根据测试需求进行相应的深度扩展，且在进行向量深度扩展的同时，无需对寻址逻辑进行改动，而是通过各FPGA芯片内部的寻址逻辑实现数据的透传，从而增加了扩展的灵活性。
- 一种控制方法、装置及电子设备-202310612912.3
- 王多 - 联想（北京）有限公司
- 2023-05-26 - 2023-10-10 - G06F15/17
- 本申请公开了一种控制方法、装置及电子设备，该方法包括：获得电子设备的运行数据，电子设备包括有第一图形处理器和第二图形处理器，第一图形处理器集成设置在电子设备的主板，第二图形处理器与主板之间具有第一通信通道；基于运行数据控制第一通信通道的电源状态，以控制第二图形处理器的运行模式；基于运行模式控制电子设备的显示器显示输出第一图形处理器和/或第二图形处理器的处理结果，其中，第二图形处理器与显示器之间具有第二通信通道。如此，不需要专门的软件进行第一图形处理器和第二图形处理器的切换，兼容性强；且第二图形处理器的处理结果通过第二通信通道直接输出至电子设备的显示器，从而处理结果稳定性较好，延迟性较低。
- 一种基于PCIE互联的多核异构芯片、启动方法和系统-202310880069.7
- 李楠 - 北京芯驰半导体科技有限公司
- 2023-07-18 - 2023-09-22 - G06F15/17
- 一种基于PCIE互联的多核异构芯片、启动方法和系统，多核异构芯片被配置有第一存储介质、PCIE互联的第一子芯片和第二子芯片；第一存储介质存储有一个启动软件包，其中包括第一子芯片的第一启动镜像和第二子芯片的第二启动镜像；第一子芯片被配置有第二存储介质。该方法包括：第一子芯片读取第一启动镜像和第二启动镜像，并分别加载至第二存储介质的第一运行地址和第二运行地址；第一子芯片向第二子芯片发送第一加载完成通知，并基于第一启动镜像启动第一子芯片的系统；第二子芯片通过PCIE，基于第二启动镜像启动第二子芯片的系统。由此，能够降低电路布局的复杂程度，降低启动软件包的管理难度，并减少了应用存储介质的数量。
- 处理器、数据传输方法、装置和系统-202110230039.2
- 刘利兵 - 长沙景嘉微电子股份有限公司;长沙景美集成电路设计有限公司
- 2021-03-02 - 2023-09-22 - G06F15/17
- 本申请实施例中提供了一种处理器、数据传输方法、装置和系统，该处理器包括高速总线接口；高速总线接口用于连接高速总线，以进行数据传输，高速总线接口包括数据处理模块；数据处理模块用于对待传输数据的数据类型进行快速仲裁；若待传输数据为控制流数据，则数据处理模块还用于为控制流数据分配快速通道以快速传输控制流数据。本申请实施例中，通过数据处理模块对待传输数据进行快速仲裁，若仲裁结果表示待传输数据为控制流数据，则立即通过快速通道进行控制流数据的传输，大大降低了数据传输延迟，提高了数据传输效率。
- 一种基于大容量非易失存储的多任务智能处理器-202311048084.1
- 常亮;赵鑫;郭子龙;周菁 - 电子科技大学
- 2023-08-21 - 2023-09-15 - G06F15/17
- 本发明属于智能处理器领域，具体涉及一种基于大容量非易失存储的多任务智能处理器。该处理器包括芯片电路和任务主控制器，芯片电路与任务主控制器互连；任务主控制器用于将任务指令分配至各芯片电路；芯片电路用于执行任务主控制器下发的任务指令，并将执行结果返回至任务主控制器；芯片电路包括CPU处理核、外设电路模块、混合计算模块、非易失存储模块、通信模块；非易失存储模块存储器由内自建测试电路、修复电路、纠错电路、容错电路和第一存储控制器组成。通过任务主控制器对各芯片电路进行控制，缓解了存储墙问题，通过在第一存储控制器内增设自建测试电路、修复电路以及容错电路，实现耐久性、稳定性的提升。
- 一主多从单片机间的通信方法、通信系统和存储介质-202310530266.6
- 张增仁;陈娜娜;徐龙增;李富民;杜金剑;倪佳伟 - 潍柴动力股份有限公司;潍坊潍柴动力科技有限责任公司
- 2023-05-08 - 2023-09-01 - G06F15/17
- 本申请提供了一种一主多从单片机间的通信方法、通信系统和存储介质，该方法包括：确定目标从单片机，目标从单片机为与主单片机通信的从单片机，目标从单片机为第一类从单片机或者第二类从单片机，第一类从单片机的MISO端口被配置为推挽输出，第二类从单片机的MISO端口被配置为开漏输出；接收目标从单片机发送的目标数据，目标数据的最后一个字节为高电平信号，在目标从单片机为第一类从单片机的情况下，第二类从单片机为高阻态模式，在目标从单片机为第二类从单片机的情况下，第一类从单片机用于给第二类从单片机提供高电平信号。该方法解决了现有技术中多个从单片机与一个主单片机之间通信会造成信号之间相互干扰的问题。
- 减小I/O处理时缓存数据镜像时延的方法、设备和程序产品-201811290049.X
- 刘友生;贾瑞勇;徐鑫磊 - 伊姆西IP控股有限责任公司
- 2018-10-31 - 2023-09-01 - G06F15/17
- 本公开的实施例提供了一种存储管理的方法、电子设备和程序产品。该方法包括：响应于在存储系统的第一处理器处从主机接收到向存储系统写入用户数据的写请求，将用户数据缓存在第一处理器的第一缓存中，并且在第一缓存中生成缓存元数据，缓存元数据包括与将用户数据写入到存储系统相关联的信息；将用户数据和缓存元数据发送到存储系统的第二处理器的第二缓存，用于第二处理器在第二缓存中执行与缓存镜像相关的数据处理；向主机发送写请求被完成的指示而不等待第二处理器完成数据处理。本公开的实施例可以减小I/O处理路径上由于缓存数据镜像导致的时延，特别是可以缩短写请求的I/O处理的路径长度，降低写请求的I/O处理的时延，从而改善存储系统的性能。
- 一种通信方法、通信系统及存储介质-201911125681.3
- 戴瑜;吴闽华;孟庆晓;杨超 - 深圳震有科技股份有限公司
- 2019-11-15 - 2023-08-11 - G06F15/17
- 本发明公开了一种通信方法、通信系统及存储介质，所述通信方法包括：CPU将设备编号发送至CPLD；所述CPLD将所述设备编号对应的第一从设备的MDIO接口与所述CPU的MDIO接口相连接；所述CPU与所述第一从设备进行通信。本发明通过设置CPLD，在CPU需要与从设备进行通信时，将需要通信的从设备的MDIO接口与CPU的MDIO接口相连接，从而使得每次CPU进行通信时，CPU的MDIO通信总线只连接一个从设备，实现了CPU使用一组MDIO通信总线与多个地址相同的从设备进行通信。
- 一种双处理器核间通信方法、装置、TBOX及存储介质-202310540640.0
- 朱杰平;范海;杨振华;汪星星 - 成都赛力斯科技有限公司
- 2023-05-12 - 2023-08-08 - G06F15/17
- 本申请涉及基础通信设备领域，提供了一种双处理器核间通信方法、装置、TBOX及存储介质。该方法包括：接收第一处理器传输过来的封装数据，封装数据是基于第一处理器与第二处理器预先协商好的封包协议进行封装得到的；若封装数据包括残缺数据帧，则将残缺数据帧推入二级缓存池中；根据残缺数据帧进行断帧拼接处理或漏帧续传处理或错帧重传处理，以获得完整数据帧，并将完整数据帧推出二级缓存池；对完整数据帧进行解包处理，得到解封数据。本申请可实现TBOX的双处理器之间的数据/消息的稳定传输，降低了IO资源的消耗，并可极大地降低通信成本。
- 多处理器的互连系统和通信方法-202310465915.9
- 江冲;邹巍;王剑 - 北京有竹居网络技术有限公司
- 2023-04-26 - 2023-08-04 - G06F15/17
- 本公开涉及一种多处理器的互连系统和通信方法，所述互连系统包括多个处理器，所述多个处理器运行在多个服务器中；每个所述服务器之间存在最大通信跳数为1的通信通道；同一所述服务器内每个所述处理器之间存在最大通信跳数为1的通信通道；任意每两个所述处理器之间存在最大通信跳数为2的通信通道。本公开的多处理器的互连系统中的处理器之间的通信时延较小，互连系统的规模可以得到较大提升。
- 基于Openmmc的多设备管理方法-202010819044.2
- 包晨鸣;吴少刚;徐锋;谭健 - 江苏航天龙梦信息技术有限公司
- 2020-08-14 - 2023-07-28 - G06F15/17
- 本发明公开了基于Openmmc的多设备管理方法，具体步骤为：S1、主机系统通过串口向主机Openmmc发送命令；S2、主机Openmmc收到命令后，判断命令类型；S3、当命令为转发命令时，向主机系统反馈；S4、主机Openmmc转发命令给从机Openmmc；S5、从机Openmmc执行命令并反馈主机Openmmc；S6、主机Openmmc通过串口反馈主机系统。本发明改进了Openmmc的监视线程和命令函数，通过改进后的Openmmc实现命令的转发。本发明通过将多台设备或主机接入I2C总线，借助命令的转发，实现一台主机对多设备的控制和管理。
- 一种基于CPU和FPGA的数据传输处理方法及装置-202310309087.X
- 刘路遥;魏文流;刘海峰;徐林杰;刘青霞;费久江;周勋;宋威;潘峰;袁涛;胡立琴;吴涵;刘正山;张龙;吴艳初 - 武汉船舶通信研究所（中国船舶集团有限公司第七二二研究所）
- 2023-03-27 - 2023-07-21 - G06F15/17
- 本发明提供一种基于CPU和FPGA的数据传输处理方法及装置，属于数据传输处理技术领域，所述方法包括：利用CPU接收终端设备的业务数据，并将业务数据处理为待加密业务数据和待发送业务数据，以利用CPU与FPGA之间的私有协议将待加密业务数据传输至FPGA；基于FPGA的多任务核技术，利用FPGA调用对应的任务核对待加密业务数据进行并行加密处理，并将加密处理后的待加密数据反馈至CPU。本发明提供的基于CPU和FPGA的数据传输处理方法及装置，基于CPU+FPGA的硬件架构设计，综合运用CPU创建多线程、FPGA调用多业务核、CPU与FPGA数据传输速率根据业务量大小自适应调整等技术手段，在确保设备并发处理性能的前提下，实现设备内部数据并行处理、数据传输高效可靠、低时延的需求。
- 电子装置及切换方法-202211626766.1
- 吴哲育 - 和硕联合科技股份有限公司
- 2022-12-16 - 2023-07-21 - G06F15/17
- 本揭示提供一种电子装置及切换方法。电子装置包括连接器、第一处理电路、第二处理电路以及切换器。连接器适于连接至固态硬盘。第一处理电路耦接至连接器。第一处理电路经设置以基于来自固态硬盘的硬盘信号，产生种类信号。切换器包含连接端、控制端和切换端，连接端耦接连接器，控制端耦接第一处理电路。切换器根据种类信号将切换端耦接至第一处理电路以及第二处理电路的其中之一。借此，可以避免固态硬盘的最佳的效能无法发挥。
- 用于集成信息技术服务管理控制器的方法和装置-202310434531.0
- 本杰明·詹姆斯·奥格登·克尔;罗希特·米塔尔 - 谷歌有限责任公司
- 2023-04-21 - 2023-07-14 - G06F15/17
- 本公开涉及用于集成信息技术服务管理控制器的方法和装置。本公开的方面涉及：经由小芯片将信息技术服务管理(ITSM)控制器与一个或多个处理单元组合到单个集成电路中。ITSM小芯片能够经由一个或多个相应的管芯对管芯(D2D)互连而连接到一个或多个处理单元小芯片，该管芯对管芯(D2D)互连将ITSM小芯片与处理单元小芯片物理隔离。将ITSM小芯片与处理单元小芯片一起包括在集成电路中能够节省成本、增加可靠性并减少组装时间。
- 一种AHB-lite总线矩阵的结构-202310335219.6
- 赵翠华;黄九余;娄冕;李磊;罗敏涛;黄巾 - 西安微电子技术研究所
- 2023-03-30 - 2023-07-07 - G06F15/17
- 本发明公开了一种AHB‑lite总线矩阵的结构，包括：输入输出控制模块分别与主机、地址译码及从机信号传送模块进行信息交互；从机控制模块连接从机；主机控制模块与所有的从机控制模块相连接，进行信息交互；一个主机对应一个主机控制模块，一个从机对应从机控制模块。本发明实现了基于AHB‑lite总线矩阵的多主机多从机的并行访问；同时本发明控制逻辑通用性强，可扩展性好，易于扩展，应用灵活性高。基于无总线访问冲突时的各主机总线访问可以直接传递到从机，加速访问速率；基于AHB‑lite的两级流水，支持多主多从的无缝高效总线访问。
- 多核通信方法、装置、微控制芯片及存储介质-202310650012.8
- 刘吉平;陈筠;刘炎;王翔;郑增忠 - 深圳市航顺芯片技术研发有限公司
- 2023-06-02 - 2023-06-30 - G06F15/17
- 本发明公开了一种多核通信方法、装置、微控制芯片及存储介质。本发明可以通过源MCU内核将传输数据暂存至与源MCU内核对应的存储缓冲器，并将传输数据封包后发送至通信总线，控制所有MCU内核从通信总线中获取数据包，并通过对数据包进行过滤以确定目标MCU内核，解析数据包并提取其中的传输数据，将传输数据暂存至与目标MCU内核对应的存储缓冲器，并通知目标MCU内核进行读取。本申请实施例可以通过存储缓冲器以及通信总线来实现多个MCU内核之间数据的传输，有效避免了内存存放的混乱，提升了多核间通信的效率。
- 一种MCU芯片与SOC芯片之间的串口电平转换电路-201910002052.5
- 谭洁莹 - 深圳市路畅科技股份有限公司
- 2019-01-02 - 2023-06-30 - G06F15/17
- 本发明公开了一种MCU芯片与SOC芯片之间的串口电平转换电路，选用MCU芯片与SOC芯片原有的电路元件，在输出端芯片上设置设于输出端芯片的输出端控制器与输出端芯片的电平输出端之间的开关电路，在输入端芯片上设置设于输入端芯片的芯片电源连接与输入端芯片的电平输入端之间的上拉电阻，通过输出端控制器控制开关电路的通断来控制电平输出端的接地与否，进而控制电平输出端的输出电平。相比于现有技术，无需增加用于电平转换的外围电路，只需利用芯片原有的元件连接成电平转换电路即可，从而大大节约了系统空间，降低了电子器件的成本。本发明还公开了一种MCU芯片与SOC芯片之间的串口电平转换方法及电子设备，具有上述有益效果。
- 一种终端通讯系统及其应用方法-201910033281.3
- 崔时泓 - 深圳市至壹科技开发有限公司
- 2019-01-14 - 2023-06-30 - G06F15/17
- 本发明涉及一种终端通讯系统及其应用方法，该系统包括主终端及从终端；主终端包括信号输入单元、第一存储单元、第一控制单元及第一USB接口，从终端包括信息采集单元、第二控制单元、第二USB接口及第二存储单元，第一USB接口及第二USB接口通过USB转换器连接；第一存储单元存储操控从终端的应用程序；信号输入单元采集外部操作信号；第一控制单元根据外部操作信号输出控制信号；第二控制单元接收第二USB接口传输的控制信号，调动专用程序工作和/或驱动信息采集单元工作；信号采集单元采集被测信息，由第一控制单元发送至服务器进行处理。本发明实现一台移动终端对另一台移动终端的控制以及两者之间的通讯，结构简单且操作便捷。
- 具有相互通信处理器的设备、收音装置及非临时存储介质-201711363699.8
- 埃尔林·斯科约尔博格 - GN 奥迪欧有限公司
- 2017-12-18 - 2023-06-27 - G06F15/17
- 本发明涉及具有相互通信处理器的设备、收音装置及非临时存储介质。所述设备提供两个或更多个处理器(例如微处理器)之间的通信，并且两个处理器之间能够有效的半双工双向通信，每个处理器仅具有可用于通信的两个逻辑输出引脚和两个逻辑输入引脚，例如GPIO引脚。
- 一种用作M-DPU协处理器的FPGA逻辑结构-202211093388.5
- 邓明翥 - 卢米微电子（南京）有限公司
- 2022-09-08 - 2023-06-23 - G06F15/17
- 本发明涉及一种集成电路结构，具体说是用作M‑DPU协处理器的FPGA逻辑结构。它的特点是包括互联模块和不少于两个功能模块。所述功能模块均适配连接有数据格式转换模块，功能模块通过连接数据格式转换模块实现功能模块接口到AHB总线接口的转换。所述数据格式转换模块均与所述互联模块适配连接。所述互联模块按照标准AHB总线协议编写，即其输入和输出端口均为AHB总线端口，以便实现各功能模块数据在AHB协议下的互联互通。该逻辑机构的传输效率高，可拓展性强。
- 一种主从式多DSP处理系统、方法、设备及存储介质-202211611133.3
- 王勇;路海全;高峰;曹海文;曲翕;李鹏;闫博;李婧;杨方 - 西安微电子技术研究所
- 2022-12-14 - 2023-06-23 - G06F15/17
- 本发明公开了一种主从式多DSP处理系统、方法、设备及存储介质，属于空间嵌入式计算机应用领域。本系统在整个系统间的复位做了级联控制，利用从DSP(协处理器)的复位将HPI的初始化由硬件电路改为FPGA控制，同时通过在线配置的加载模式，通过主处理器在线加载协处理器程序，节省了协处理器外部程序存储器，有效地解决了现有主从式多DSP系统中存在复位同步处理、HPI接口固定、加载模式固定、硬件电路设计复杂度高、系统扩展性差等问题，本系统降低了计算机的电路设计复杂度，提高计算机的灵活性、可扩展性及继承性，可广泛应用于空间嵌入式计算机产品中，具有较高的推广应用价值。
- 一种通信方法及通信系统-201910185814.X
- 孟鹏涛;黄运新;潘亮亮;杨庆;李卫军 - 深圳大普微电子科技有限公司
- 2019-03-12 - 2023-06-20 - G06F15/17
- 本发明公开了一种通信方法及通信系统。该通信方法应用于第一芯片和第二芯片，第一芯片包括第一处理器、第一通信接口和第一内存，第二芯片包括第二处理器、第二通信接口和第二内存，第一通信接口的第一总线接口通过系统总线与第二通信接口的第二总线接口连接；该方法包括：第一通信接口从第一内存获取消息数据；第一通信接口将消息数据通过系统总线发送至第二通信接口；第二通信接口通过系统总线从第一通信接口接收消息数据，以使第二处理器获取消息数据。通过上述方式，本发明能够实现在通信的过程中，降低处理器的占用率的同时提高消息数据的传输效率。
- 数据传输芯片及电子设备-202111665986.0
- 牛元君;魏志煌;黄君利;居海强 - 华为技术有限公司
- 2021-12-31 - 2023-06-13 - G06F15/17
- 一种数据传输芯片及电子设备，属于电子技术领域。其中，数据传输芯片的低速接口用于接收多路第一信号，数据传输芯片的高速串行接口用于将该多路第一信号以数据帧的方式串行传输至另一个数据传输芯片。由于数据传输芯片之间能够通过数据帧的方式串行传输多路信号，因此可以有效减少数据传输芯片之间所需设置的信号线的数量，进而简化电子设备的结构。又由于该高速串行接口的数据传输速率较高，因此可以有效确保该多路第一信号的传输效率。
- 时钟频率比率监视器-202211383934.9
- Y·B·西蒙;I·卡汉;O·施瓦茨;E·诺尔;A·阿德莫尼 - 英特尔公司
- 2022-11-07 - 2023-06-09 - G06F15/17
- 一种装置包括频率监视器电路，用于接收第一时钟信号、第二时钟信号和期望频率比率，确定第一时钟信号和第二时钟信号之间的比率是否与期望的期望频率比率匹配，以及在确定第一时钟信号和第二时钟信号之间的比率与期望频率比率不匹配时生成错误信号。
- 一种FPGA裸金属服务器的实现方法及系统-202211667411.7
- 常轶松;彭凡彰;单柳昊;张科;包云岗 - 中国科学院计算技术研究所
- 2022-12-23 - 2023-06-02 - G06F15/17
- 为了解决现有云FPGA资源的抽象描述方法仅从I/O外部设备的角度考虑，导致抽象描述层次较低，限制云FPGA的资源管理和租户使用方式灵活性的问题，本发明提出一种FPGA裸金属服务器的实现方法和系统，使云FPGA资源与x86云主机具有类似使用方式的通用云计算资源的方法，无需定制开发新的云FPGA资源管理组件，简化云FPGA资源的管理方法，降低资源管理的复杂度；使云租户按需直接申请、部署和使用FPGA主机，无需配套申请x86等通用计算资源，是提升云FPGA管理和使用灵活性，并降低对通用x86计算资源依赖的一种可行方式。
- 通信方法、相关装置、芯片及存储介质-202310153326.7
- 李明烽 - 南京芯驰半导体科技有限公司
- 2023-02-22 - 2023-05-26 - G06F15/17
- 本申请公开了一种通信方法、通信装置、芯片及计算机存储介质，其中所述方法应用于第一设备中；所述方法包括：获得数据通信请求；确定所述第一设备的第一目标通信模块在数据通信请求下的目标通信模式；基于数据通信请求，控制第一目标通信模块采用目标通信模式与第二设备中采用与目标通信模式相同的通信模式的第二目标通信模块进行通信，以实现第一设备和第二设备之间的通信；其中，第一目标通信模块和第二目标通信模块均为符合扩展串行外设接口协议的通信模块；第一目标通信模块包括第一通信模式和第二通信模式；第一通信模式和所述第二通信模式至少在通信数据量上不同。利用本申请，至少可实现第一设备和第二设备之间的高效通信。
- 一种双处理器数据交换方法-201910386889.4
- 孙东亚;毛宁;阎景波;黄新阳;冯浩 - 中国航空工业集团公司西安航空计算技术研究所
- 2019-05-09 - 2023-05-23 - G06F15/17
- 本申请提供一种双处理器数据交换方法，所述方法应用于双处理器，所述双处理器包括发送处理器和接收处理器，所述方法包括：所述双处理器配置双口RAM数据空间、信号量地址；所述双处理器对所述信号量地址进行操作，获得信号量状态；所述双处理器根据所述信号量状态，访问所述双口RAM数据空间。
- 机载平台多核虚拟分区处理系统-201811263210.4
- 潘皓;陈卓立;范坤;刘维;吕燚 - 西南电子技术研究所（中国电子科技集团公司第十研究所）
- 2018-10-28 - 2023-05-23 - G06F15/17
- 本发明提出一种机载平台多核虚拟分区处理系统，旨在提供一种能够增强航电系统集成度，提高处理效率，降低系统功耗的多核虚拟分区处理系统。本发明通过下述技术方案予以实现：多核处理系统将整体功能划分成若干个相对独立的子功能，再把每一个子功能分解和划分到若干个独立的分区，确定分区数量和各个分区需要实现的功能；在多用户共享同一硬件平台的基础上，核心操作系统运行虚拟机，并在虚拟机上运行分别对应用户分区和3个管理分区的分区操作系统，I/O管理分区管理系统所共用的外设网口，根据数据传输协议对数据解析，用户分区通过分区间端口通信的方式与I/O管理分区交互，用户使用共享接口完成对各分区的独立访问。
- 芯粒间的通讯方法和系统-202211688530.0
- 曾昭贵;刘云;陈梁;马合营 - 上海立可芯半导体科技有限公司
- 2022-12-27 - 2023-05-12 - G06F15/17
- 本发明提供一种芯粒间的通讯方法和系统，所述方法包括：第一芯粒的第一数据链路层接收预发送数据并生成相应的数据发送序号，基于预发送数据和校验数据段封装形成数据包；数据包经过第一时长传输至第二芯粒的第二数据链路层；第二数据链路层接收并解析所述数据包，生成数据接收序号，并进行第二逻辑运算，以判断数据包是否被正确传输；如果根据运算结果判断得到所述数据包未被正确传输，则第二芯粒的第二数据链路层向第一芯粒的第一数据链路层发送错误传输标记信号；第一芯粒的第一数据链路层基于错误传输标记信号中的未正确传输的数据包之前最后收到的正确传输的数据包的序号，重新发送数据包至第二芯粒的第二数据链路层。
- 用于服务器CPU的CXL的低延迟光连接-202180061881.6
- A·塔库尔;D·苏巴雷迪;M·A·侯赛因;A·那拉马尔普;M·库马什卡尔 - 英特尔公司
- 2021-08-27 - 2023-05-12 - G06F15/17
- 一种具有片上系统(SOC)架构的处理器包括：一个或多个中央处理单元(CPU)，该一个或多个CPU包括多个核心。合并了逻辑光计算快速链接(CXL)协议堆栈路径的光CXL通信路径在链接层之后直接发送和接收光比特流，绕过CXL协议堆栈的多个层级。CXL接口控制器连接到一个或多个CPU，以使得能够通过光CXL通信路径在CPU和一个或多个CXL装置之间进行通信。
- 专利分类
