“黄巾”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果31个，建议您升级VIP下载更多相关专利

[发明专利]一种避免SoC总线握手机制失效的防护方法及防护系统-CN202310955532.X在审
发明人：娄冕;杨靓;黄巾;张伟;孙甫超 -专利权人：西安微电子技术研究所
申请日： 2023-07-31 - 公布日： 2023-10-20 - 主分类号： G06F13/42 文献下载
摘要：本发明公开了一种避免SoC总线握手机制失效的防护方法及防护系统，当写数据结束信号WLAST、写数据应答信号WREADY与写数据有效信号WVALID均有效时，从机回应写回应有效信号BVALID有效；当读地址有效信号ARVALID与读地址应答信号ARREADY均有效时，用寄存器锁存表示读数据长度的读长度信号ARLEN信号，同时拉高读数据有效信号RVALID；每完成一次读数据应答信号RREADY握手，则锁存后的读长度信号ARLEN经过自减计数器CNT减1，结果通过比较器模块CMP判断自减为0时产生读数据结束信号RLAST信号。本发明相较超时检测机制具有响应速度快、资源开销极低且自动感知的效果。本发明具有独立的总线接口，总线与从机之间不增加任何时序路径的侵扰，对时序收敛友好。
一种避免 soc 总线握手机制失效防护方法系统

[发明专利]一种总线的宏节拍和周期生成方法-CN202111275681.9有效
发明人：张斌;崔媛媛;娄冕;许辉勇;杨靓;黄巾;王会敏;徐晚成 -专利权人：西安微电子技术研究所
申请日： 2021-10-29 - 公布日： 2023-09-19 - 主分类号： G06F13/42 文献下载
摘要：本发明公开了一种总线的宏节拍和周期生成方法，本发明能够生成FlexRay总线中基础的时间uT、MT和时钟周期，并将rate修正值和offset修正值应用到周期长度的修正之中，为FlexRay总线数据的接收和发送提供了时间依据。本发明针对FlexRay总线中的主导冷启动节点和非主导冷启动节点，均可以生成总线的uT、MT和周期，增强了应用的广泛性；本发明针对单通道和双通道，均可以产生uT、MT和周期；本发明将周期分为奇数周期和偶数周期，将rate修正值应用于全周期中；将offset修正值应用于奇数周期中，有效解决了系统纠正值的应用问题。
一种总线节拍周期生成方法

[发明专利]一种基于指令控制的神经网络加速器数据重用架构-CN202310445515.1在审
发明人：焦峰;毕思颖;娄冕;黄巾;杨靓 -专利权人：西安微电子技术研究所
申请日： 2023-04-23 - 公布日： 2023-09-12 - 主分类号： G06F9/30 文献下载
摘要：本发明公开了一种基于指令控制的神经网络加速器数据重用架构，通过指令解析、译码及多级发射，控制实现输入分块数据按照通道优先的顺序进行处理，可对相邻数据分块输出的部分和数据进行片内复用，采用指令传递的方式，提供算子配置信息，输入缓存区可据此生成当前片上数据块的访存地址，并根据指令控制信息完成算子部分和数据覆盖缓存、累加缓存、结果输出的判断处理，数据分块的结果信息在片上缓存，实现相邻数据块部分和数据在通道累加中的多次复用，并在计算得出输出特征图分块数据后完成输出。
一种基于指令控制神经网络加速器数据重用架构

[发明专利]一种适用于SIP应用和开发的系统-CN202310440837.7在审
发明人：张群;张晓敏;崔媛媛;李海松;黄巾;杨靓 -专利权人：西安微电子技术研究所
申请日： 2023-04-21 - 公布日： 2023-08-18 - 主分类号： G06F13/38 文献下载
摘要：本发明公开了一种适用于SIP应用和开发的系统，选用自主设计的SIP模块，以替代一般处理器最小系统需要很多外围电路的最小系统设计，简化系统集成，集成了供电接口应用开发模块、存储器接口应用开发模块、采集/转换接口应用开发模块、通讯接口应用开发模块、控制接口应用开发模块和预留扩展接口应用开发模块，满足高主频、高性能、通用性的要求同时，预留扩展升级，满足设备更新升级的需求。
一种适用于 sip 应用开发系统

[发明专利]一种辐照评估试验用电源控制装置、系统及方法-CN202310485234.9在审
发明人：李春;张晓敏;张方;李海松;黄巾;杨靓 -专利权人：西安微电子技术研究所
申请日： 2023-04-28 - 公布日： 2023-08-04 - 主分类号： H02J1/00 文献下载
摘要：本发明公开一种辐照评估试验用电源控制装置、系统及方法，包括电源切换控制电路板，电源切换控制电路板包括输入接口模块、控制处理模块和电压输出模块，程控直流电源和上位机PC分别与电源切换控制电路板连接，上位机PC同时与程控直流电源和远程控制机PC连接，通过远程控制机PC控制上位机PC进而控制电源切换控制电路板上的控制处理模块，控制处理模块通过控制电压输出模块实现单路或多路不同电压的串行或并行输出，无须在试验进行过程中手动控制直流电源，可实现程序自动控制电压的切换，提高了辐照试验的效率。
一种辐照评估试验用电控制装置系统方法

[发明专利]一种AHB-lite总线矩阵的结构-CN202310335219.6在审
发明人：赵翠华;黄九余;娄冕;李磊;罗敏涛;黄巾 -专利权人：西安微电子技术研究所
申请日： 2023-03-30 - 公布日： 2023-07-07 - 主分类号： G06F15/17 文献下载
摘要：本发明公开了一种AHB‑lite总线矩阵的结构，包括：输入输出控制模块分别与主机、地址译码及从机信号传送模块进行信息交互；从机控制模块连接从机；主机控制模块与所有的从机控制模块相连接，进行信息交互；一个主机对应一个主机控制模块，一个从机对应从机控制模块。本发明实现了基于AHB‑lite总线矩阵的多主机多从机的并行访问；同时本发明控制逻辑通用性强，可扩展性好，易于扩展，应用灵活性高。基于无总线访问冲突时的各主机总线访问可以直接传递到从机，加速访问速率；基于AHB‑lite的两级流水，支持多主多从的无缝高效总线访问。
一种 ahb lite 总线矩阵结构

[发明专利]一种卷积神经网络的池化计算单元-CN202110655204.9有效
发明人：杨晨东;秦晴;杨靓;黄巾;王硕;闫鑫;金玉琳;程智;纪虎东;朱青 -专利权人：西安微电子技术研究所
申请日： 2021-06-11 - 公布日： 2023-07-07 - 主分类号： G06V10/82 文献下载
摘要：本发明公开了一种卷积神经网络的池化计算单元，属于数字电路领域。本发明包括36个基本计算单元C0～C35和4个结果计算单元R0～R3；基本计算单元和所述结果计算单元均受表征池化类型的信号控制；当进行池化计算时，输入特征图像整行按顺序从输入端口输入，池化计算流水建立之后，池化计算单元按顺序每周期给出相应的输出图像数据；N个池化计算单元能够同时进行4N个池化尺寸为2x2或3x3的池化计算，或者N个池化尺寸为5x5的池化计算。本发明可根据池化计算的具体类型和尺寸灵活配置，增加了池化计算单元的可用性；该池化计算单元扩展简单，根据需求和系统开销灵活确定其计算并行度；输入图像数据复用大大减少了功耗。
一种卷积神经网络计算单元

[发明专利]一种FlexRay总线纠偏值的计算方法-CN202111275675.3有效
发明人：张斌;杨靓;李磊;李川;刘晨;徐晚成;赵翠华;黄巾 -专利权人：西安微电子技术研究所
申请日： 2021-10-29 - 公布日： 2023-06-27 - 主分类号： H04L12/40 文献下载
摘要：本发明公开了一种FlexRay总线纠偏值的计算方法，本发明能够对通道A、通道B以及通道A、B三种情况下的偏差值进行处理，计算该偏差值的rate纠偏值和offset纠偏值，并且均对计算进行了修正；本发明采用一种简单的方法，并结合递归的方法实现了容错中值算法；本发明的方法可以用于FPGA或者ASIC电路中。
一种 flexray 总线纠偏计算方法

[发明专利]一种高速串行总线的多通道数据绑定系统及方法-CN202111277505.9有效
发明人：王硕;黄巾;于飞;闫鑫;孙甫超;游军;肖刚;冯硕;杨靓 -专利权人：西安微电子技术研究所
申请日： 2021-10-29 - 公布日： 2023-06-09 - 主分类号： G06F13/16 文献下载
摘要：本发明公开了一种高速串行总线的多通道数据绑定系统及方法，采用码元对齐模块、解码模块、弹性缓冲器和通道绑定模块按顺序处理由Serdes接收的数据，通过将弹性缓冲增/删码元的信号和协议定义的同步码元相结合，动态调节移位寄存器移位量和写/读指针的方式，有效消除弹性缓冲器增/删码元造成的多通道数据解绑问题，降低多通道链路出错的概率，提升传输效率，移位寄存器的深度可配置，大于高速总线协议中两个同步码元之间的最小间隔，这样可以保证通道同步模块可以对总线协议定义的通道间最大延迟进行恢复。
一种高速串行总线通道数据绑定系统方法

[发明专利]一种FlexRay总线IP核的工作方法及系统-CN202111275674.9有效
发明人：张斌;黄巾;楚亚楠;杨靓;崔媛媛;孙泽;徐晚成 -专利权人：西安微电子技术研究所
申请日： 2021-10-29 - 公布日： 2023-06-02 - 主分类号： H04L12/40 文献下载
摘要：本发明公开了一种FlexRay总线IP核的工作方法及系统，本发明通过设置时钟复位模块、寄存器配置模块、宏节拍模块、偏差测量模块、纠正值计算模块、协议控制模块、接收控制模块、发送控制模块和存储控制模块，实现了FlexRay总线的寄存器配置，实现了宏节拍控制和周期控制，实现了对传输偏差值的测量，实现了对纠偏值的计算；实现了总线的协议控制，并实现了数据的发送和接收，并且本发明能够应用到FPGA中，也可以应用到专用ASIC电路中。
一种 flexray 总线 ip 工作方法系统

[发明专利]一种二维片上网络路由节点结构-CN202110444240.0有效
发明人：巨新刚;黄巾;杨靓;尹莉;张伟;朱青;孙甫超 -专利权人：西安微电子技术研究所
申请日： 2021-04-23 - 公布日： 2023-05-30 - 主分类号： G06F15/78 文献下载
摘要：本发明公开了一种二维片上网络路由节点结构，本发明在虫孔交换和虚通道技术基础上多路由节点结构进行改进，优化了RN内部交叉开关以及传输通路，降低了RN硬件资源及实现复杂度。本发明具有六个端口的二维NoC RN单元，相邻的二维NoC RN单元间具有RN之间传输通路，二维NoC RN单元包括两个交叉开关，两个交叉开关之间具有RN内部传输通路。该结构简单、规则、无死锁，有利于RN层次化和模块化设计。本发明中RN定义的端口、缓存大小、数据宽度可根据NoC资源及性能需求进行缩减，其中的路由算法、仲裁策略均不受该结构影响。同时，RN之间物理通道可支持单通道或双通道，具有良好的通用性。
一种二维网络路由节点结构

[发明专利]一种适用于神经网络加速器的内存回收结构及方法-CN202211643130.8在审
发明人：毕思颖;焦峰;娄冕;黄巾;杨靓 -专利权人：西安微电子技术研究所
申请日： 2022-12-20 - 公布日： 2023-04-14 - 主分类号： G06F9/50 文献下载
摘要：本发明公开了一种适用于神经网络加速器的内存回收结构及方法，集成电路设计领域，可以通过寄存器对神经网络加速器进行“任务态‑空闲态”模式切换，在空闲态时通过关闭加速器中模块时钟降低其整体功耗。可以在加速器处于空闲态时将其内部存储RAM阵列资源释放给智能异构芯片上其他单元，提高处理器整体工作效率。且本发明设计结构简单，只集成寄存器和控制单元在加速其内部，在释放存储资源的同时没有产生大多冗余的逻辑加大不必要的功耗，在成本上没有增加多余开销，芯片面积上也不会带来太大的消耗。且该结构可扩展性强，可以用于RAM阵列型缓存设计，同样，也适用于其他智能加速器结构。
一种适用于神经网络加速器内存回收结构方法

[发明专利]一种NoC传输方法-CN202110218237.7有效
发明人：巨新刚;黄巾;杨靓;贾一鸣;尹莉;纪虎东;朱青 -专利权人：西安微电子技术研究所
申请日： 2021-02-26 - 公布日： 2023-04-07 - 主分类号： H04L69/22 文献下载
摘要：本发明公开了一种NoC传输方法，本发明将包格式分为数据类包格式、请求类包格式和回复类包格式。任务传输协议将任务分为写传输和读传输。写传输协议又划分为带回复包写传输和不带回复包写传输。同时，定义了任务传输协议的包长度可配置。本发明既具有系统性、全面性，又有效提高了NoC传输效率，为不同应用场合下NoC传输协议定义提供有效的解决方案。
一种 noc 传输方法

[发明专利]一种支持不同封装形式的管脚复用方法和系统-CN202211348841.2在审
发明人：赵翠华;罗敏涛;娄冕;黄巾;杨靓;李海松;李磊;黄九余 -专利权人：西安微电子技术研究所
申请日： 2022-10-31 - 公布日： 2023-01-20 - 主分类号： G06F30/39 文献下载
摘要：本发明公开了一种支持不同封装形式的管脚复用方法和系统，包括以下过程，将不同的封装形式管脚复用进行分割，每种封装形式单独进行管脚复用控制管理，形成封装形式选择配置；将封装形式选择配置写到非易失性存储体中，通过读取非易失性存储体中的封装形式选择配置，通过封装形式选择配置来选择具体封装形式下的复用管脚。在不增加额外管脚的情况下，实现不同封装形式下管脚复用的快速切换，实现芯片不同封装形式下的有效管脚复用，降低用户使用复杂度。
一种支持不同封装形式管脚方法系统

[发明专利]一种总线回环测试结构和方法-CN202210143515.1在审
发明人：张斌;杨靓;李磊;李川;娄冕;黄巾;许辉勇;崔媛媛;徐晚成 -专利权人：西安微电子技术研究所
申请日： 2022-02-16 - 公布日： 2022-05-27 - 主分类号： G01R31/28 文献下载
摘要：本发明公开了一种总线回环测试结构和方法，包括寄存器配置模块、时间产生模块、时钟同步模块、数据发送模块、数据接收模块、回环时间产生模块、回环数据发送模块；时间产生模块和回环时间产生模块各自产生独立的周期和时隙信息；在回环使能时，将回环数据发送模块的输出TX_LP与数据发送模块的输出TX进行与操作，并与RX进行连接。可以完成时间触发类总线的回环测试，提高了总线的测试效率。
一种总线回环测试结构方法

1
2
3
下一页»
尾页
共 31 条