[发明专利]半导体器件及其制备方法、存储系统

摘要

本申请公开了一种半导体器件及其制备方法、存储系统。该方法包括：在衬底的一侧形成牺牲叠层；其中，牺牲叠层包括朝远离衬底的方向、依次层叠接触的掺杂牺牲层和第一连接层；在牺牲叠层背向衬底的一侧形成叠层结构；形成多个依次贯穿叠层结构和牺牲叠层并延伸至衬底内的沟道孔；以及基于掺杂牺牲层暴露于沟道孔的表面形成缩限结构，缩限结构围设形成的缩限孔的孔径小于沟道孔的孔径。本申请不仅可以保证制备而成的半导体器件的各个沟道层均与半导体导出层形成良好且稳定的电连接，提高半导体器件的电性能，而且还可以在制备过程中利用第一连接层对剩余的掺杂牺牲层形成支撑，避免剩余的掺杂牺牲层部分掉落到基台上而影响产品质量。