[发明专利]静电放电保护GGNMOS结构及其制备方法

摘要

本发明提供一种静电放电保护GGNMOS结构，包括：衬底、源极、m个间隔设置的重掺杂区、栅氧化层、多晶硅栅极、阻挡氧化层和多晶硅阻挡层，所述衬底中形成有阱区和间隔设置在所述阱区上的两个轻掺杂漏区，m个所述重掺杂区间隔设置于一所述轻掺杂漏区中，其中，所述重掺杂区与间隔中的所述轻掺杂漏区构成重掺杂和轻掺杂交替的漏极；m为大于或者等于2的整数。本申请通过在所述轻掺杂漏区中间隔设置m个重掺杂区，使得所述重掺杂区与间隔中的所述轻掺杂漏区构成重/轻掺杂交替的漏极(N‑/N+交替的结构)，这样可以增加漏极的导通电阻，使得ESD器件阵列的开启更加均匀以及更加稳定，从而提升ESD器件阵列的均匀导通性和鲁棒性。