[发明专利]布局FPGA芯片内时钟线网的方法及设备在审
| 申请号： | 202110015084.6 | 申请日： | 2021-01-06 |
| 公开（公告）号： | CN114722763A | 公开（公告）日： | 2022-07-08 |
| 发明（设计）人： | 岳逾先;孙浩楷;王似飞;杨琼华;李佐渭;徐烈伟 | 申请（专利权）人： | 上海复旦微电子集团股份有限公司 |
| 主分类号： | G06F30/392 | 分类号： | G06F30/392;G06F30/394 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 陆磊 |
| 地址： | 200433 上海市杨浦区*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明实施例提供一种布局FPGA芯片内时钟线网的方法及设备，布局FPGA芯片内时钟线网的方法包括：步骤一，遍历每条全局时钟线各自驱动的所有时钟负载，并且将所有时钟负载各自位于的时钟区域相关的集合确定为该条全局时钟线的划分区域；步骤二，如果一个时钟区域存在时钟冲突，则缩小驱动该时钟区域的全局时钟线的划分区域以使其不包括该时钟区域；重复步骤二，直到所有的时钟区域都不存在时钟冲突。本发明实施例的技术方案可以缩小划分区域以使其不包括存在时钟冲突的时钟区域，从而在布局全局时钟线驱动的时钟负载时不违反时钟约束。 | ||
| 搜索关键词： | 布局 fpga 芯片 时钟 方法 设备 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海复旦微电子集团股份有限公司，未经上海复旦微电子集团股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202110015084.6/，转载请声明来源钻瓜专利网。
