[发明专利]阵列基板的制备方法及阵列基板有效
| 申请号： | 201910768388.2 | 申请日： | 2019-08-20 |
| 公开（公告）号： | CN110600425B | 公开（公告）日： | 2023-07-04 |
| 发明（设计）人： | 颜源;艾飞;何鹏;陆鹏 | 申请（专利权）人： | 武汉华星光电技术有限公司 |
| 主分类号： | H01L21/77 | 分类号： | H01L21/77;H01L27/12 |
| 代理公司： | 深圳紫藤知识产权代理有限公司 44570 | 代理人： | 杨艇要 |
| 地址： | 430079 湖北省武汉市*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请提供一种阵列基板的制备方法及阵列基板，该方法包括以下步骤：提供一基板；在所述基板上形成图案化的有源层；在所述有源层上形成绝缘层；在所述绝缘层上形成第一金属层，所述第一金属层包括栅极；采用同一光罩在所述第一金属层上形成图案化的层间介质层和像素电极层；在所述层间介质层上形成第二金属层，所述第二金属层包括源极、漏极和触控信号线；在所述第二金属层上形成图案化的保护层和公共电极层。本申请通过将层间介质层和像素电极层共用一光罩，形成图案化的层间介质层和像素电极层，不但节省一个光罩，而且省略了有机平坦层。 | ||
| 搜索关键词： | 阵列 制备 方法 | ||
【主权项】：
1.一种阵列基板的制备方法，其特征在于，包括以下步骤：/n提供一基板；/n在所述基板上形成图案化的有源层；/n在所述有源层上形成绝缘层；/n在所述绝缘层上形成图案化的第一金属层；/n采用同一光罩在所述第一金属层上形成图案化的层间介质层和像素电极层，图案化的像素电极层包括像素电极；/n在所述层间介质层上形成图案化的第二金属层，图案化的第二金属层包括漏极和触控信号线，所述漏极电性连接于所述像素电极；/n在所述第二金属层上形成图案化的保护层和公共电极层，图案化的公共电极层包括触控电极，所述触控电极电性连接于所述触控信号线。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于武汉华星光电技术有限公司，未经武汉华星光电技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910768388.2/，转载请声明来源钻瓜专利网。
- 上一篇：阵列基板的制备方法及阵列基板
- 下一篇：阵列基板的制备方法及阵列基板
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
