[发明专利]一种减小GaN HEMT功率模块封装寄生电感的DBC板布局方法在审
| 申请号： | 201910461457.5 | 申请日： | 2019-05-30 |
| 公开（公告）号： | CN110277383A | 公开（公告）日： | 2019-09-24 |
| 发明（设计）人： | 李帅;白欣娇;袁凤坡;甘琨;曹世鲲;张乾;张志庆 | 申请（专利权）人： | 同辉电子科技股份有限公司;中国电子科技集团公司第十三研究所 |
| 主分类号： | H01L25/16 | 分类号： | H01L25/16 |
| 代理公司： | 石家庄元汇专利代理事务所(特殊普通合伙) 13115 | 代理人： | 郄旭宁 |
| 地址： | 050200 河北省*** | 国省代码： | 河北;13 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种减小GaN HEMT功率模块封装寄生电感的DBC板布局方法，属于半导体封装技术领域，其中在DBC板上贴覆有电路设计布局的元器件，该元器件包括GaN芯片、MOS芯片、门极电阻及功率端子，DBC板上包括源极区、漏极区、门极区，GaN芯片、MOS芯片、门极电阻与DBC板之间通过锡膏回流焊接，GaN芯片、MOS芯片、门极电阻及功率端子之间留有的闲置空间为DBC板上的覆铜，本发明通过对DBC板的合理布局，通过改善DBC板表面覆铜的寄生电感，减小了因为GaN器件高频由于封装形式寄生过大而造成的损耗，实现了高频率GaN功率模块结构封装的方法。 | ||
| 搜索关键词： | 寄生电感 门极电阻 减小 功率模块封装 功率端子 元器件 覆铜 半导体封装技术 电路设计布局 封装形式 功率模块 合理布局 回流焊接 结构封装 闲置空间 高频率 漏极区 门极区 源极区 寄生 贴覆 锡膏 | ||
【主权项】：
1.一种减小GaN HEMT功率模块封装寄生电感的DBC板布局方法，其中在DBC板(1)上贴覆有电路设计布局的元器件，该元器件包括GaN芯片(2)、MOS芯片(3)、门极电阻(7)及功率端子(13)，所述的DBC板(1)上包括源极区(5)、漏极区(4)、门极区(6)，其特征在于：所述的GaN芯片(2)、MOS芯片(3)、门极电阻(7)与DBC板(1)之间通过锡膏回流焊接，所述的GaN芯片(2)、MOS芯片(3)、门极电阻(7)及功率端子(13)之间留有的闲置空间为DBC板(1)上的覆铜。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于同辉电子科技股份有限公司;中国电子科技集团公司第十三研究所，未经同辉电子科技股份有限公司;中国电子科技集团公司第十三研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910461457.5/，转载请声明来源钻瓜专利网。
- 上一篇：半导体装置和装置
- 下一篇：防静电金属氧化物半导体场效应管结构
- 同类专利
- 专利分类
