[发明专利]半导体装置及半导体装置的制造方法在审
| 申请号： | 201910299348.8 | 申请日： | 2019-04-15 |
| 公开（公告）号： | CN110767657A | 公开（公告）日： | 2020-02-07 |
| 发明（设计）人： | 李振元;李南宰 | 申请（专利权）人： | 爱思开海力士有限公司 |
| 主分类号： | H01L27/11563 | 分类号： | H01L27/11563;H01L27/11568;H01L27/11578 |
| 代理公司： | 11127 北京三友知识产权代理有限公司 | 代理人： | 刘久亮;黄纶伟 |
| 地址： | 韩国*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 半导体装置及半导体装置的制造方法。该半导体装置包括：被第一穿透部穿透的源极结构；设置在源极结构上并被与第一穿透部交叠的第二穿透部穿透的第一层叠结构。 | ||
| 搜索关键词： | 半导体装置 穿透 源极结构 穿透的 层叠结构 交叠 制造 | ||
【主权项】：
1.一种半导体装置，该半导体装置包括：/n源极结构，所述源极结构被第一穿透部穿透；/n第一层叠结构，所述第一层叠结构设置在所述源极结构上并被与所述第一穿透部交叠的第二穿透部穿透；/n第二层叠结构，所述第二层叠结构设置在所述第一层叠结构上并延伸以与所述第一穿透部和所述第二穿透部交叠；以及/n沟道柱，所述沟道柱穿过所述第二层叠结构和所述第一层叠结构。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司，未经爱思开海力士有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910299348.8/，转载请声明来源钻瓜专利网。
- 上一篇：3D存储器件及其制造方法
- 下一篇：闪存器件的形成方法
- 同类专利
- 半导体装置及半导体装置的制造方法-201910299348.8
- 李振元;李南宰 - 爱思开海力士有限公司
- 2019-04-15 - 2020-02-07 - H01L27/11563
- 半导体装置及半导体装置的制造方法。该半导体装置包括：被第一穿透部穿透的源极结构；设置在源极结构上并被与第一穿透部交叠的第二穿透部穿透的第一层叠结构。
- 3D存储器件及其制造方法-201910987626.9
- 肖梦;耿静静;张慧;吴佳佳;王香凝;刘新鑫;王攀 - 长江存储科技有限责任公司
- 2019-10-17 - 2020-01-24 - H01L27/11563
- 本申请公开了一种3D存储器件及其制造方法。该3D存储器件包括衬底；隔离层，覆盖在衬底上；叠层结构，覆盖在隔离层上，包括交替堆叠的多个栅极导体层与层间绝缘层；以及多个沟道柱，贯穿叠层结构与隔离层，其中，衬底具有多个外延部，沟道柱分别与对应的外延部接触，在外延部处，栅极导体层通过隔离层与外延结构分隔。通过将沟道柱与作为外延结构的外延部接触，和叠层结构一起提供了3D存储器件的选择晶体管和存储晶体管。与常规工艺相比，本发明实施例提供方案直接将衬底接制作成具有外延部的形式，代替了常规工艺在沟道孔底部形成与衬底接触的外延结构的方案，避免了深孔中外延结构的高度不一致、表面不平整以及离子掺杂浓度不易控制的问题。
- 半导体器件及其制造方法-201610193243.0
- 三原龙善;筱原正昭 - 瑞萨电子株式会社
- 2016-03-30 - 2020-01-24 - H01L27/11563
- 本发明的的各个实施例涉及半导体器件及其制造方法。半导体器件的性能得到改进。在用于制造半导体器件的方法中，在控制栅极电极的表面处顺序地形成第一绝缘膜、导电膜、包含硅的第二绝缘膜、和由硅形成的第三膜。然后，对第三膜进行回蚀刻，以经由第一绝缘膜、导电膜和第二绝缘膜将第三膜保留在控制栅极电极的侧表面处，从而形成间隔件。然后，对导电膜进行回蚀刻，以在间隔件与控制栅极电极之间、以及在间隔件与半导体衬底之间，形成由导电膜形成的存储器栅极电极。
- 一种基于石墨烯氧化物量子点的低功耗电荷俘获型存储器及其制备方法-201710777020.3
- 闫小兵;王宏;张园园;赵建辉;周振宇 - 河北大学
- 2017-09-01 - 2020-01-14 - H01L27/11563
- 本发明提供了一种基于氧化石墨烯量子点的低功耗电荷俘获型存储器及其制备方法，其结构依次由Si衬底、SiO
- 3D存储器件及其制造方法-201911009853.0
- 刘思敏;杨川;严龙翔;吴智鹏;许波;彭爽爽;谢柳群;殷姿;刘力恒 - 长江存储科技有限责任公司
- 2019-10-23 - 2020-01-03 - H01L27/11563
- 本申请公开了一种3D存储器件及其制造方法。该3D存储器件包括：衬底；栅叠层结构，位于所述衬底上方，包括交替堆叠的多个栅极导体和多个层间绝缘层；多个沟道柱和多个通道孔，贯穿所述栅叠层结构；掺杂区，位于所述通道孔底部且形成于所述衬底内；第一导电层，覆盖所述通道孔的内壁并与所述掺杂区接触；以及芯部，位于所述通道孔内部以及所述掺杂区的上方，其中，所述芯部为掺杂了一定浓度杂质原子的掺杂多晶硅，调节所述杂质原子的掺杂浓度以实现对所述3D存储器件的表面翘曲程度的连续调节。通过改变3D存储器件的栅线缝隙中芯部掺杂的杂质原子的掺杂浓度来连续调节晶圆在X方向或Y方向的翘曲程度，解决晶圆翘曲的问题。
- 三维存储设备及其制造方法-201880002741.X
- 刘峻;肖莉红;周玉婷 - 长江存储科技有限责任公司
- 2018-11-22 - 2019-12-31 - H01L27/11563
- 公开了具有限制电子传输的存储层的三维(3D)存储设备及其形成方法的实施例。一种用于形成3D存储设备的方法包括以下操作。首先，可以在结构中形成初始沟道孔。该结构可以包括阶梯结构。该结构可以包括交替地布置在衬底上方的多个第一层和多个第二层。可以在初始沟道孔的侧壁上的多个第一层中的每个第一层的侧表面和初始沟道孔的侧壁上的多个第二层中的每个第二层的侧表面之间形成偏移，以形成沟道孔。然后可以基于沟道孔形成半导体沟道。此外，可以基于多个第二层形成多个栅电极。
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的
