[发明专利]非易失性半导体存储装置

摘要

本发明提供一种能够提高动作可靠性的非易失性半导体存储装置。实施方式的非易失性半导体存储装置包括对第一存储单元至第四存储单元统一进行删除动作的控制部，控制部在进行删除动作时，将第一电压施加给第一字线，将比第一电压高的第二电压施加给第二字线，将第三电压施加给第三字线，将比第三电压高的第四电压施加给第四字线，并且所述第三电压比所述第二电压高。

主权项

1.一种非易失性半导体存储装置，其特征在于，包含：存储器串，其包括：第一晶体管、第二晶体管、及于所述第一晶体管与所述第二晶体管之间积层于半导体基板之上的复数个存储单元，该复数个存储单元包括复数个第一存储单元、第二存储单元及第三存储单元，其中所述复数个第一存储单元是位于所述第二存储单元及所述第三存储单元之间；比特线，其电连接于所述存储器串的第一端；源极线，其电连接于所述存储器串的第二端；复数个第一字线，其各者是电连接于所述复数个第一存储单元中的对应一者的栅极；第二字线，其电连接于所述第二存储单元的栅极；第三字线，其电连接于所述第三存储单元的栅极；及控制部，其经构成为对所述复数个第一存储单元、所述第二存储单元、及所述第三存储单元进行包含第一阶段(phase)的删除动作，且于所述第一阶段的期间，施加第一电压至所述复数个第一字线、施加与所述第一电压不同的第二电压至所述第二字线、施加与所述第一电压不同的第三电压至所述第三字线、及施加第四电压至所述源极线；其中所述第一电压、所述第二电压、所述第三电压、及所述第四电压各大于接地电压；且所述第一电压是大于所述第二电压或所述第三电压，所述第四电压是大于所述第一电压、所述第二电压、及所述第三电压中的任一者。