[发明专利]一种功率半导体器件制造方法及功率半导体器件在审
| 申请号： | 201910157115.4 | 申请日： | 2019-03-01 |
| 公开（公告）号： | CN109768092A | 公开（公告）日： | 2019-05-17 |
| 发明（设计）人： | 李述洲;晋虎;李豪;万欣 | 申请（专利权）人： | 重庆平伟实业股份有限公司;嘉兴奥罗拉电子科技有限公司 |
| 主分类号： | H01L29/872 | 分类号： | H01L29/872;H01L29/06;H01L21/329 |
| 代理公司： | 上海光华专利事务所(普通合伙) 31219 | 代理人： | 尹丽云 |
| 地址： | 405200*** | 国省代码： | 重庆;50 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种功率半导体器件制造方法，包括：提供衬底及第一掺杂层，在所述第一掺杂层表面进行掺杂并形成第二掺杂层；在所述第二掺杂层上进行刻蚀并形成器件沟槽；在所述器件沟槽内堆叠栅极；以及在所述第一掺杂层上堆叠肖特基势垒层以及金属层；在不改变掩模版或者光刻胶位置以及不改变制程过程中光刻次数的情况下进行第二掺杂层掺杂，并形成PN结，降低了工艺难度，提高良品率；具有第二掺杂层的功率半导体器件的峰值电场强度较低，因此能够抑制所述功率半导体器件的反向漏电流；而且第二掺杂层与第一掺杂层形成的PN结将导通，能够承受更大的电流浪涌冲击，提高所述功率半导体器件的性能、使用可靠性以及使用寿命。 | ||
| 搜索关键词： | 掺杂层 功率半导体器件 器件沟槽 掺杂 肖特基势垒层 反向漏电流 电流浪涌 堆叠栅极 工艺难度 使用寿命 光刻胶 金属层 良品率 掩模版 衬底 导通 堆叠 光刻 刻蚀 制程 制造 | ||
【主权项】：
1.一种功率半导体器件制造方法，其特征在于，包括：提供衬底及第一掺杂层，在所述第一掺杂层表面进行掺杂并形成第二掺杂层；在所述第二掺杂层上进行刻蚀并形成器件沟槽；在所述器件沟槽内堆叠栅极；以及在所述第一掺杂层上堆叠肖特基势垒层以及金属层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于重庆平伟实业股份有限公司;嘉兴奥罗拉电子科技有限公司，未经重庆平伟实业股份有限公司;嘉兴奥罗拉电子科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910157115.4/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
