[发明专利]一种存算一体化电路及神经网络的计算方法有效
| 申请号： | 201910142299.7 | 申请日： | 2019-02-26 |
| 公开（公告）号： | CN109886393B | 公开（公告）日： | 2021-02-09 |
| 发明（设计）人： | 张睿 | 申请（专利权）人： | 上海闪易半导体有限公司 |
| 主分类号： | G06N3/04 | 分类号： | G06N3/04;G06N3/063 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 尹秀;王宝筠 |
| 地址： | 200120 上海市浦东新区中国（上海）*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明实施例公开了一种存算一体化电路以及神经网络的计算方法，该存算一体化电路包括：多条沿行方向延伸的第一信号线以及多条沿列方向延伸的第二信号线；呈阵列排布的多个存储单元，位于同一行的所述存储单元的第一端连接至同一所述第一信号线，位于不同行的所述存储单元的第一端电连接至不同的所述第一信号线；位于同一列的所述存储单元的第二端电连接至同一所述第二信号线，位于不同列的所述存储单元的第二端电连接至不同的所述第二信号线。该存算一体化电路可以增大所述存算一体化电路所能计算的神经网络的神经元层数目范围和神经元层内节点数目范围。 | ||
| 搜索关键词： | 一种 一体化 电路 神经网络 计算方法 | ||
【主权项】：
1.一种存算一体化电路，其特征在于，包括：多条沿行方向延伸的第一信号线以及多条沿列方向延伸的第二信号线；呈阵列排布的多个存储单元，位于同一行的所述存储单元的第一端连接至同一所述第一信号线，位于不同行的所述存储单元的第一端电连接至不同的所述第一信号线；位于同一列的所述存储单元的第二端电连接至同一所述第二信号线，位于不同列的所述存储单元的第二端电连接至不同的所述第二信号线。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海闪易半导体有限公司，未经上海闪易半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910142299.7/，转载请声明来源钻瓜专利网。
