[发明专利]一种存算一体化电路及神经网络的计算方法

权利要求书

1.一种存算一体化电路，其特征在于，应用于多层神经网络，包括：

多条沿行方向延伸的第一信号线以及多条沿列方向延伸的第二信号线；

呈阵列排布的多个存储单元，位于同一行的所述存储单元的第一端连接至同一所述第一信号线，位于不同行的所述存储单元的第一端电连接至不同的所述第一信号线；位于同一列的所述存储单元的第二端电连接至同一所述第二信号线，位于不同列的所述存储单元的第二端电连接至不同的所述第二信号线，所述多层神经网络计算所用的权重参数存储到存储单元阵列中，每一层参数占据若干条第一信号线和若干条第二信号线交错形成的单独的一块区域；

与所述第一信号线的至少一端电连接的第一信号处理结构，用于对所述第一信号线输出的信号进行接收；

与所述第一信号处理结构电连接的第一信号存储结构，用于对所述第一信号处理结构输出的信号进行存储，以便于输入到下一层神经元对应的第一信号线或第二信号线中。

2.根据权利要求1所述的存算一体化电路，其特征在于，还包括：

多个沿行方向的第三信号线，所述第三信号线与所述第一信号线一一对应，用于控制与同一条所述第一信号线电连接的所有所述存储单元与其对应的所述第一信号线或所述第二信号线之间的连接状态；

和/或，

多个沿列方向的第四信号线，所述第四信号线与所述第二信号线一一对应，用于控制与同一条所述第二信号线电连接的所有所述存储单元与其对应的所述第一信号线或所述第二信号线之间的连接状态。

3.根据权利要求1所述的存算一体化电路，其特征在于，所述第一信号处理结构包括一个第一信号处理单元和多个第一开关，所述第一开关与所述第一信号线一一对应，所述第一信号处理单元通过各所述第一开关与各所述第一信号线电连接；

或，

所述第一信号处理结构包括多个第一信号处理单元，所述第一信号处理单元与所述第一信号线一一对应，且与其对应的所述第一信号线电连接。

4.根据权利要求1-3任一项所述的存算一体化电路，其特征在于，还包括：与所述第二信号线的至少一端电连接的第二信号处理结构，用于对所述第二信号线输出的信号进行接收。

5.根据权利要求4所述的存算一体化电路，其特征在于，所述第二信号处理结构包括一个第二信号处理单元和多个第二开关，所述第二开关与所述第二信号线一一对应，所述第二信号处理单元通过各所述第二开关与各所述第二信号线电连接；

或，

所述第二信号处理结构包括多个第二信号处理单元，所述第二信号处理单元与所述第二信号线一一对应，且与其对应的所述第二信号线电连接。

6.根据权利要求5所述的存算一体化电路，其特征在于，还包括：与所述第二信号处理结构电连接的第二信号存储结构，用于对所述第二信号处理结构输出的信号进行存储。

7.根据权利要求5所述的存算一体化电路，其特征在于，所述第一信号存储结构还与所述第二信号处理结构电连接，用于对所述第二信号处理结构输出的信号进行存储。

8.根据权利要求4所述的存算一体化电路，其特征在于，还包括：

位于所述第一信号线与所述第一信号处理结构之间的第一控制结构，所述第一控制结构包括多个第一控制开关，所述第一控制开关与所述第一信号线一一对应，所述第一控制开关包括电连接所述第一信号线与所述第一信号处理结构的第一状态和断开所述第一信号线与所述第一信号处理结构的第二状态；

位于所述第二信号线与所述第二信号处理结构之间的第二控制结构，所述第二控制结构包括多个第二控制开关，所述第二控制开关与所述第二信号线一一对应，所述第二控制开关包括电连接所述第二信号线与所述第二信号处理结构的第三状态和断开所述第二信号线与所述第二信号处理结构的第四状态。