[发明专利]使用RDMA读取存储在非易失性高速缓存中的数据的方法在审
| 申请号： | 201880057246.9 | 申请日： | 2018-09-28 |
| 公开（公告）号： | CN111095225A | 公开（公告）日： | 2020-05-01 |
| 发明（设计）人： | 陶左宇;是佳;K·尤玛玛格斯瓦兰;J·R·洛埃扎 | 申请（专利权）人： | 甲骨文国际公司 |
| 主分类号： | G06F12/0864 | 分类号： | G06F12/0864;G06F12/0868 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 11038 | 代理人： | 冯薇 |
| 地址： | 美国加*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 数据块被高速缓存在从非易失性RAM(“NVRAM”)分配的持久性高速缓存(“NV高速缓存”)中。数据块可以由另一个“远程”计算元件使用远程直接存储器访问(“RMDA”)通过网络访问“源”计算元件的NV高速缓存中的适当的位置。为了使远程计算元件访问源计算元件上的NV高速缓存中的数据块，远程计算元件需要数据块在NV高速缓存内的存储器地址。为此，在源计算元件上的RAM中存储并维护散列表。散列表识别NV高速缓存中的数据块，并指定高速缓存数据块在NV高速缓存内的位置。 | ||
| 搜索关键词： | 使用 rdma 读取 存储 非易失性 高速缓存 中的 数据 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于甲骨文国际公司，未经甲骨文国际公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201880057246.9/，转载请声明来源钻瓜专利网。
- 上一篇：基于优先级的医疗数据管理系统
- 下一篇：固体摄像装置
- 同类专利
- 带有预加扰器的散列函数-202180074088.X
- R·许;X·曾;F·杨;H·徐;S·苏塔德雅 - FLC技术集团股份有限公司
- 2021-09-02 - 2023-08-04 - G06F12/0864
- 为了避免散列表冲突，诸如响应于顺序地址，提供了一种散列模块，其包括第一多路复用器，该第一多路复用器响应于控制信号而在两个或更多个加扰器之一上输出接收到的数据。加扰器被配置为选择性地接收从第一多路复用器输出的选择的数据并对选择的数据执行加扰器操作以生成加扰的数据。第二多路复用器将加扰的数据输出到第一散列模块，该第一散列模块被配置为对加扰的数据执行散列函数以生成散列值。第二散列模块响应于第一散列模块中发生的冲突而对从第一散列模块接收的加扰的数据执行散列函数。加扰器的使用随时间减少散列模块输出中的冲突，并且可以使用多个加扰器来进一步减少冲突。
- 用于高度相关联内容可寻址存储器(CAM)阵列上的多路读取的面积高效架构-201780055211.7
- 哈里什·尚卡尔;马尼什·加尔吉 - 高通股份有限公司
- 2017-09-21 - 2023-07-07 - G06F12/0864
- 本文中所公开的方面涉及用于实现高度相关联内容可寻址存储器CAM阵列上的多路读取的技术和高效架构。举例来说，一种用于执行标签阵列的标签搜索的方法可包含：读取来自所述标签阵列的多个条目的所存储标签位的第一子集，和将来自所述标签阵列的一或多个条目的所存储标签位的第二子集与搜索标签进行比较以产生一或多个可能的路命中信号。
- 缓存和方法-201780008604.2
- A·马丁内斯德拉托雷;E·利兰;T·里克特 - 斯瓦姆64有限责任公司
- 2017-02-03 - 2023-06-09 - G06F12/0864
- 公开了一种n级缓存和方法。n级缓存方法包括：响应于识别要访问的数据块的地址的数据访问请求，询问n级缓存的地址缓存，用于存储为存储在n级缓存的主缓存中的数据块子集而设的地址部分，以确定针对该地址在地址缓存内是否发生缓存命中。以这种方式，提供与主缓存分离的地址缓存，其中地址缓存存储与存储在主缓存中的数据块有关的地址部分，减少了需要存储在地址缓存中的数据量，并将地址缓存的大小与主缓存的大小分离，这使得地址缓存的大小可以与存储在主缓存中的数据块的大小无关。这提供了地址的缓存，该缓存可以明显更小、更快并且可以容易地与数据处理装置的其他部件定位，同时允许数据存储在主缓存中的其他位置，该主缓存可以更大、更慢并且更远离数据处理装置的其他部件定位。
- 用于相联高速缓存的直接映射模式-202180045405.5
- 金坦·S·帕特尔;维德希亚纳坦·卡利亚纳孙达拉姆;本杰明·特西恩 - 超威半导体公司
- 2021-06-16 - 2023-04-04 - G06F12/0864
- 公开了一种控制高速缓存的方法。该方法包括接收对于分配存储器的一部分以存储数据的请求。该方法还包括当对于分配存储器的一部分以存储数据的请求包括对于数据连续驻留在高速缓存存储器中的高速缓存驻留请求时，将存储器的一部分直接映射到高速缓存存储器的所分派的连续部分。该方法还包括当对于分配存储器的一部分以存储数据的请求不包括对于数据连续驻留在高速缓存存储器中的高速缓存驻留请求时，利用相联映射将存储器的所述一部分映射到高速缓存存储器。
- 用于转换基于虚拟存储器的系统中的虚拟地址的方法和系统-202080083065.0
- M.卡夫;B.汤普托 - 国际商业机器公司
- 2020-11-13 - 2022-07-12 - G06F12/0864
- 一种用于将虚拟地址转换为真实地址的信息处理系统和方法，包括：处理器，用于处理数据；存储器设备，用于存储数据；以及存储器控制器，被配置为控制对存储器设备的访问，其中处理器被配置为响应于将第一虚拟地址转换为第二物理地址的请求，将页目录基址和多个存储器偏移从处理器发送到存储器控制器。存储器控制器被配置为：使用页目录基址和第一级存储器偏移从存储器设备读取第一级页目录表；将第一级页目录表与第二级存储器偏移组合；以及使用第一级页目录表和第二级存储器偏移从存储器设备读取第二级页目录表。
- 用于在重排序期间维持高速缓存一致性的方法-201980065151.6
- 格雷格里·D·唐利;布赖恩·P·布鲁萨尔 - 超威半导体公司
- 2019-06-28 - 2021-05-11 - G06F12/0864
- 公开了用于在计算系统中执行高效数据传送的系统、设备和方法。计算系统包括客户端和组构中的多个组构接口。所述组构接口中的分组发射器包括各自用于存储相应类型的分组的多个队列，以及用于每个队列的对应地址历史高速缓存。所述分组发射器中的队列仲裁器选择要发布的候选分组，并且确定链路两侧的地址历史高速缓存何时存储地址的上部部分。所述分组发射器在所述链路上在分组中发送请求的源标识符和指针，而不是整个请求地址，这减小了所述分组的大小。所述队列仲裁器支持从所述队列进行乱序发布。所述队列仲裁器检测与乱序发布的冲突并且调整出站分组和存储在队列条目中的字段以避免数据损坏。
- 使用RDMA读取存储在非易失性高速缓存中的数据的方法-201880057246.9
- 陶左宇;是佳;K·尤玛玛格斯瓦兰;J·R·洛埃扎 - 甲骨文国际公司
- 2018-09-28 - 2020-05-01 - G06F12/0864
- 数据块被高速缓存在从非易失性RAM(“NVRAM”)分配的持久性高速缓存(“NV高速缓存”)中。数据块可以由另一个“远程”计算元件使用远程直接存储器访问(“RMDA”)通过网络访问“源”计算元件的NV高速缓存中的适当的位置。为了使远程计算元件访问源计算元件上的NV高速缓存中的数据块，远程计算元件需要数据块在NV高速缓存内的存储器地址。为此，在源计算元件上的RAM中存储并维护散列表。散列表识别NV高速缓存中的数据块，并指定高速缓存数据块在NV高速缓存内的位置。
- 用于减小高速缓冲存储器中的功率消耗及读取误差的高速缓冲存储器时钟产生电路-201780057470.3
- 迈克尔·潘 - 高通股份有限公司
- 2017-09-01 - 2019-05-03 - G06F12/0864
- 提供用于减小高速缓冲存储器中的功率消耗及读取误差的高速缓冲存储器时钟产生电路。在一个方面，高速缓冲存储器时钟产生电路采用检测器电路，所述检测器电路经配置以接收路地址及产生指示高速缓冲读取请求是否产生单路命中的单向命中信号。时钟及启用电路经配置以响应于系统时钟信号及高速缓冲启用信号而产生高速缓冲时钟信号，并且响应于所述高速缓冲时钟信号及读取启用信号而产生高速缓冲读取启用信号。门控电路经配置以响应于单向命中信号、高速缓冲时钟信号及高速缓冲读取启用信号而产生读取时钟信号。感测放大器时钟产生电路经配置以响应于具有定义脉冲宽度的所述读取时钟信号而产生感测放大器时钟信号。
- 专利分类
