[实用新型]一种FPGA开发板有效

专利信息
申请号: 201821363767.0 申请日: 2018-08-22
公开(公告)号: CN208819045U 公开(公告)日: 2019-05-03
发明(设计)人: 张德瑞 申请(专利权)人: 广东高云半导体科技股份有限公司
主分类号: G05B19/042 分类号: G05B19/042
代理公司: 深圳众鼎专利商标代理事务所(普通合伙) 44325 代理人: 周燕君
地址: 510000 广东省广*** 国省代码: 广东;44
权利要求书: 查看更多 说明书: 查看更多
摘要: 实用新型属于嵌入式硬件设计技术领域,提供了一种FPGA开发板。在本实用新型中,通过采用电源模块、FPGA模块、DDR3模块、第一存储模块、下载模块、外部时钟接口模块、调试控制模块、网络模块以及时钟模块构成的FPGA开发板,使得FPGA模块对FPGA开发板中的各个模块进行相应控制,DDR3模块完成数据的读写,第一存储模块存储FPGA模块的比特流文件与用户数据,下载模块对FPGA模块中的存储单元进行编程,以及对第一存储模块中存储的比特流文件进行下载,调试控制模块控制FPGA模块的调试进程,网络模块为FPGA开发板提供网络接口,进而使得该FPGA开发板满足不同用户的对此芯片的评估需求,并且整体布局合理,性能可靠。
搜索关键词: 存储模块 调试 比特流文件 控制模块 网络模块 下载模块 存储 设计技术领域 外部时钟接口 本实用新型 嵌入式硬件 存储单元 电源模块 时钟模块 网络接口 用户数据 整体布局 读写 下载 编程 芯片 评估 进程 开发
【主权项】:
1.一种FPGA开发板,其特征在于,所述FPGA开发板包括:电源模块,用于为所述FPGA开发板中的各个模块提供电源;FPGA模块,与所述电源模块连接,用于对所述FPGA开发板中的各个模块进行相应控制;DDR3模块,与所述FPGA模块连接,用于完成数据的读写;第一存储模块,与所述FPGA模块连接,用于存储所述FPGA模块的比特流文件与用户数据;下载模块,与所述FPGA模块连接,用于对所述FPGA模块中的存储单元进行编程,以及对所述第一存储模块中存储的比特流文件进行下载;外部时钟接口模块,与所述FPGA模块连接,用于为所述FPGA模块提供时钟接口;调试控制模块,与所述FPGA模块连接,用于控制所述FPGA模块的调试进程;网络模块,与所述FPGA模块连接,用于为所述FPGA开发板提供网络接口;时钟模块,与所述电源模块、所述FPGA模块、所述DDR3模块、所述第一存储模块、所述下载模块以及所述网络模块连接,用于向所述电源模块、所述FPGA模块、所述DDR3模块、所述第一存储模块、所述下载模块以及所述网络模块提供相应的工作时钟。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于广东高云半导体科技股份有限公司,未经广东高云半导体科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201821363767.0/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top