[实用新型]一种基于CSP结构的大浪涌TVS结构

摘要

本实用新型公开了大浪涌瞬态电压抑制器技术领域的一种基于CSP结构的大浪涌TVS结构，所述基板载体的顶部设置有P‑EPI区域，所述P‑EPI区域设置有N+区域，所述N+区域的上下两侧均设置有N‑区域，所述P‑EPI区域的右上方和右下方设置有P+区域，所述基板载体的顶部左上、左下、右上和右下位置均设置有焊盘，且右方的两组焊盘设置在P+区域，所述N‑区域和P+区域均开设有接触孔，所述焊盘的外侧均布有金属层，且所述连接部设置在右方两组焊盘中间，CSP结构可以使芯片面积最大化，从而增加TVS的抗浪涌能力，同时可以促使TVS成品(芯片+封装)的成本会大大降低。

主权项

1.一种基于CSP结构的大浪涌TVS结构，包括基板载体(1)，其特征在于：所述基板载体(1)的顶部设置有P‑EPI区域(4)，所述P‑EPI区域(4)设置有N+区域(2)，所述N+区域(2)的上下两侧均设置有N‑区域(3)，所述P‑EPI区域(4)的右上方和右下方设置有P+区域(5)，所述基板载体(1)的顶部左上、左下、右上和右下位置均设置有焊盘(6)，且右方的两组焊盘(6)设置在P+区域(5)，所述N‑区域(3)和P+区域(5)均开设有接触孔，所述焊盘(6)的外侧均布有金属层(7)，所述P‑EPI区域(4)的右侧设置在连接部(8)，且所述连接部(8)设置在右方两组焊盘(6)中间。