[发明专利]薄膜晶体管及其制作方法有效
| 申请号： | 201811589145.4 | 申请日： | 2018-12-25 |
| 公开（公告）号： | CN109637933B | 公开（公告）日： | 2021-03-19 |
| 发明（设计）人： | 黄北洲 | 申请（专利权）人： | 惠科股份有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L21/285;H01L29/786 |
| 代理公司： | 广州华进联合专利商标代理有限公司 44224 | 代理人： | 吴平 |
| 地址： | 518101 广东省深圳市宝安区石岩街道水田村民*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种薄膜晶体管及其制作方法。该制作方法包括如下步骤：在基板上沉积栅极金属薄膜，通过第一构图工艺，得到栅极的图形；在形成栅极图形的基板上依次沉积栅极绝缘膜、半导体薄膜、掺杂半导体薄膜和源漏极金属薄膜，通过第二构图工艺得到沟道区域和源极、漏极的图形；其中，在掺杂半导体薄膜上沉积源漏极金属薄膜的步骤包括：在掺杂半导体薄膜上依次沉积第一金属钼薄膜、金属铝薄膜和第二金属钼薄膜。解决了在第二次构图工艺中由于源漏极金属薄膜过刻蚀导致掺杂半导体层相对于源漏极金属层具有突出部，降低薄膜晶体管性能的问题。 | ||
| 搜索关键词： | 薄膜晶体管 及其 制作方法 | ||
【主权项】：
1.一种薄膜晶体管的制作方法，其特征在于，包括如下步骤：在基板上沉积栅极金属薄膜，通过第一构图工艺，得到栅极的图形；在形成所述栅极图形的基板上依次沉积栅极绝缘膜、半导体薄膜、掺杂半导体薄膜和源漏极金属薄膜，通过第二构图工艺得到沟道区域和源极、漏极的图形；其中，在所述掺杂半导体薄膜上沉积源漏极金属薄膜的步骤包括：在所述掺杂半导体薄膜上依次沉积第一金属钼薄膜、金属铝薄膜和第二金属钼薄膜。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于惠科股份有限公司，未经惠科股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811589145.4/，转载请声明来源钻瓜专利网。
- 上一篇：薄膜晶体管及其制备方法
- 下一篇：电子器件及制造电子器件的方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
