[发明专利]一种功率器件制备方法及功率器件在审
申请号: | 201811511251.0 | 申请日: | 2018-12-11 |
公开(公告)号: | CN109755129A | 公开(公告)日: | 2019-05-14 |
发明(设计)人: | 不公告发明人 | 申请(专利权)人: | 泉州臻美智能科技有限公司 |
主分类号: | H01L21/329 | 分类号: | H01L21/329;H01L29/06;H01L29/861 |
代理公司: | 深圳市知顶顶知识产权代理有限公司 44504 | 代理人: | 马世中 |
地址: | 362216 福建省泉州市*** | 国省代码: | 福建;35 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种功率器件制备方法及功率器件,通过三次光刻在衬底内部形成沟槽,无需进行离子注入,降低了制造成本,PN结通过外延形成,器件的击穿电压稳定性和一致性良好,并且在侧面刻蚀形成隔离结构,横向放电面积比常规产品大,提高了器件原胞面积,该方法形成的器件具有多路双向功能,方便应用过程中对多个电路同时保护,降低了器件的应用成本。 | ||
搜索关键词: | 功率器件 制备 击穿电压稳定性 常规产品 隔离结构 双向功能 应用成本 应用过程 制造成本 面积比 放电 衬底 次光 多路 刻蚀 原胞 离子 电路 侧面 | ||
【主权项】:
1.一种功率器件制备方法,其特征在于,包括:提供第一导电类型的衬底;在所述衬底的侧壁刻蚀形成第一横向沟槽和第二横向沟槽;在所述第一横向沟槽和所述第二横向沟槽内进行热氧化形成氧化硅;在所述衬底上表面刻蚀形成第三沟槽和第四沟槽,所述第三沟槽和所述第四沟槽分别与所述第一横向沟槽和所述第二横向沟槽内的氧化硅接触;在所述第三沟槽和所述第四沟槽内填充第二导电类型杂质分别形成第一外延层和第二外延层;在所述衬底表面制备形成介质层,所述介质层覆盖所述第三沟槽和所述第四沟槽;在所述衬底上表面和下表面制备金属层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于泉州臻美智能科技有限公司,未经泉州臻美智能科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201811511251.0/,转载请声明来源钻瓜专利网。
- 上一篇:退火系统和退火方法
- 下一篇:锗硅HBT选择性外基区的注入方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造