[发明专利]一种功率器件制备方法及功率器件

说明书

本发明提供一种功率器件制备方法及功率器件，通过三次光刻在衬底内部形成沟槽，无需进行离子注入，降低了制造成本，PN结通过外延形成，器件的击穿电压稳定性和一致性良好，并且在侧面刻蚀形成隔离结构，横向放电面积比常规产品大，提高了器件原胞面积，该方法形成的器件具有多路双向功能，方便应用过程中对多个电路同时保护，降低了器件的应用成本。

技术领域

本发明涉及半导体制造工艺领域，尤其涉及一种瞬态电压抑制器制造工艺领域。

背景技术

静电放电(Electrostatic Discharge，ESD)以及其他一些电压浪涌形式随机出现的瞬态电压，通常存在于各种电子器件中，瞬态电压抑制器(TransientVoltageSuppressor，TVS)是一种用来保护敏感半导体器件，使其免遭瞬态电压浪涌破坏而特别设计的固态半导体器件，它具有箝位系数小、体积小、响应快、漏电流小和可靠性高等优点，因而在电压瞬变和浪涌防护上得到了广泛的应用。

低电容TVS结构适用于高频电路的保护器件，因为它可以减少寄生电容对电路的干扰，降低高频电路信号的衰减。为了改善TVS的反向特性，提高器件可靠性，通常采用保护环结构和金属场板结构，但是这两种结构引入的附加电容大，而且器件面积大，降低了器件性能，提高了器件制造成本，且工艺复杂。

发明内容

本发明提供一种功率器件制备方法及功率器件，通过横向扩散深沟槽制备功率器件，简化工艺流程，提高器件性能，大幅降低了器件的生产时间和制造成本。

一方面，本发明提供一种功率器件制备方法，包括：

提供第一导电类型的衬底；

在所述衬底的侧壁刻蚀形成第一横向沟槽和第二横向沟槽；

在所述第一横向沟槽和所述第二横向沟槽内进行热氧化形成氧化硅；

在所述衬底上表面刻蚀形成第三沟槽和第四沟槽，所述第三沟槽和所述第四沟槽分别与所述第一横向沟槽和所述第二横向沟槽内的氧化硅接触；

在所述第三沟槽和所述第四沟槽内填充第二导电类型杂质分别形成第一外延层和第二外延层；

在所述衬底表面制备形成介质层，所述介质层覆盖所述第三沟槽和所述第四沟槽；

在所述衬底上表面和下表面制备金属层。

另一方面，本发明提供一种功率器件，包括：

第一导电类型的衬底；

形成于所述衬底侧壁的第一横向沟槽和第二横向沟槽，所述第一横向沟槽和所述第二横向沟槽内填充氧化硅；

第三沟槽和第四沟槽，所述第三沟槽和所述第四沟槽分别与所述第一横向沟槽和所述第二横向沟槽内的氧化硅接触；

第一外延层和第二外延层，所述第一外延层和所述第二外延层分别填充所述第三沟槽和所述第四沟槽；

介质层，所述介质层覆盖所述第三沟槽和所述第四沟槽；

第一金属和第二金属，所述第一金属和所述第二金属分别形成于所述衬底上表面和下表面。

本发明技术方案通过三次光刻在衬底内部形成沟槽，无需进行离子注入，降低了制造成本，PN结通过外延形成，器件的击穿电压稳定性和一致性良好，并且在侧面刻蚀形成隔离结构，横向放电面积比常规产品大，提高了器件原胞面积，该方法形成的器件具有多路双向功能，方便应用过程中对多个电路同时保护，降低了器件的应用成本。

附图说明

构成本发明的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：