[发明专利]半导体器件及其制造方法在审
| 申请号： | 201811473667.8 | 申请日： | 2016-01-28 |
| 公开（公告）号： | CN110047812A | 公开（公告）日： | 2019-07-23 |
| 发明（设计）人： | 李南宰 | 申请（专利权）人： | 爱思开海力士有限公司 |
| 主分类号： | H01L23/522 | 分类号： | H01L23/522;H01L23/528;H01L27/11524;H01L27/11548;H01L27/11556;H01L27/1157;H01L27/11575;H01L27/11582;H01L21/768 |
| 代理公司： | 北京弘权知识产权代理事务所(普通合伙) 11363 | 代理人： | 王建国;许伟群 |
| 地址： | 韩国*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本文中提供了一种半导体器件，该半导体器件包括：顺序地层叠在衬底之上的N个层叠组(其中，N是大于或等于2的自然数)，每个层叠组包括交替层叠的层间绝缘膜和导电图案；以及N个凹部，每个凹部具有形成在层叠组的层间绝缘膜和导电图案中的阶梯式侧壁，该N个凹部中的每个具有沿第一方向排列的阶梯式侧壁。 | ||
| 搜索关键词： | 半导体器件 层叠组 凹部 层间绝缘膜 阶梯式侧壁 导电图案 方向排列 交替层叠 顺序地层 衬底 制造 | ||
【主权项】：
1.一种半导体器件，包括：N个层叠组，沿竖直方向彼此层叠，其中N是大于或等于2的自然数，每个层叠组包括交替层叠的层间绝缘膜和导电图案；以及形成在所述层间绝缘膜和导电图案中的N个凹部，所述N个凹部中的每个具有阶梯式侧壁，其中，所述N个凹部沿第一方向排列并位于相同的高度水平上。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司，未经爱思开海力士有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811473667.8/，转载请声明来源钻瓜专利网。
- 上一篇：线路基板、堆叠式半导体组件及其制作方法
- 下一篇：半导体元件
