[发明专利]半导体器件及其形成方法在审
申请号: | 201811425758.4 | 申请日: | 2018-11-27 |
公开(公告)号: | CN109585284A | 公开(公告)日: | 2019-04-05 |
发明(设计)人: | 黄海涛;张永熙;陈伟 | 申请(专利权)人: | 上海颛芯企业管理咨询合伙企业(有限合伙) |
主分类号: | H01L21/28 | 分类号: | H01L21/28;H01L21/336;H01L29/78;H01L29/423 |
代理公司: | 北京林达刘知识产权代理事务所(普通合伙) 11277 | 代理人: | 刘新宇 |
地址: | 200131 上海市自由贸易*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本公开涉及半导体器件及其形成方法,该方法包括:在衬底上依次形成半导体器件的体区域及源区域;对源区域、体区域及衬底依次进行刻蚀处理,形成沟槽;在刻蚀后的源区域及所述沟槽的表面上形成第一多晶硅层;对第一多晶硅层进行刻蚀处理,以在沟槽的底部形成第二多晶硅层;对源区域、沟槽的侧壁进行氧化处理以形成第一栅氧化层,并对第二多晶硅层进行氧化处理以形成第二栅氧化层;在氧化处理后的沟槽中形成第三多晶硅层,以形成半导体器件的栅结构。本公开通过以上工艺流程,形成高可靠性的双栅氧结构,可以降低半导体器件多晶硅栅与外延层之间的电场以及降低多晶硅栅和半导体器件的漏极之间的寄生电容,从而提高半导体器件的可靠性。 | ||
搜索关键词: | 半导体器件 多晶硅层 源区域 氧化处理 刻蚀 多晶硅栅 栅氧化层 体区域 衬底 电场 高可靠性 寄生电容 工艺流程 外延层 栅结构 侧壁 漏极 双栅 | ||
【主权项】:
1.一种半导体器件的形成方法,其特征在于,所述方法包括:在衬底上依次形成半导体器件的体区域及源区域;对所述源区域、所述体区域及所述衬底依次进行刻蚀处理,形成沟槽,所述沟槽包括底部及相对的侧壁;在刻蚀后的源区域及所述沟槽的表面上形成第一多晶硅层;对所述第一多晶硅层进行刻蚀处理,以在所述沟槽的底部形成第二多晶硅层;对所述源区域、所述沟槽的侧壁进行氧化处理以形成第一栅氧化层,并对所述第二多晶硅层进行氧化处理以形成第二栅氧化层,其中,所述第一栅氧化层的厚度小于所述第二栅氧化层的厚度;在氧化处理后的沟槽中形成第三多晶硅层,以形成半导体器件的栅结构;其中,所述衬底的材料为SiC。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海颛芯企业管理咨询合伙企业(有限合伙),未经上海颛芯企业管理咨询合伙企业(有限合伙)许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201811425758.4/,转载请声明来源钻瓜专利网。
- 上一篇:栅极结构钝化物质驱入方法和由该方法形成的结构
- 下一篇:半导体装置的形成方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造