[发明专利]存储器控制器及其操作方法在审
| 申请号： | 201811322274.7 | 申请日： | 2018-11-08 |
| 公开（公告）号： | CN110232938A | 公开（公告）日： | 2019-09-13 |
| 发明（设计）人： | 赵荣翼;朴炳奎;洪性宽 | 申请（专利权）人： | 爱思开海力士有限公司 |
| 主分类号： | G11C8/06 | 分类号： | G11C8/06 |
| 代理公司： | 北京路浩知识产权代理有限公司 11002 | 代理人： | 张晶;赵赫 |
| 地址： | 韩国*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种用于控制存储器装置的操作的存储器控制器，该存储器控制器包括映射表缓冲器、压缩映射缓冲器和处理器。映射表缓冲器存储从存储器装置接收到的映射数据。压缩映射缓冲器存储通过对映射数据进行压缩生成的经压缩映射数据。处理器控制映射表缓冲器和压缩映射缓冲器的操作。 | ||
| 搜索关键词： | 缓冲器 存储器控制器 映射数据 压缩 映射表 映射 存储 处理器控制 存储器装置 控制存储器 处理器 | ||
【主权项】：
1.一种存储器控制器，所述存储器控制器用于控制存储器装置的操作，所述存储器控制器包括：映射表缓冲器，存储从所述存储器装置接收到的映射数据；压缩映射缓冲器，存储通过对所述映射数据进行压缩生成的经压缩映射数据；以及处理器，控制所述映射表缓冲器和所述压缩映射缓冲器的操作。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司，未经爱思开海力士有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811322274.7/，转载请声明来源钻瓜专利网。
- 上一篇：数据输出缓冲器
- 下一篇：激光加热控制磁随机的存储单元、存储器和逻辑器件
- 同类专利
- 存储器控制器及其操作方法-201811322274.7
- 赵荣翼;朴炳奎;洪性宽 - 爱思开海力士有限公司
- 2018-11-08 - 2019-09-13 - G11C8/06
- 本发明涉及一种用于控制存储器装置的操作的存储器控制器，该存储器控制器包括映射表缓冲器、压缩映射缓冲器和处理器。映射表缓冲器存储从存储器装置接收到的映射数据。压缩映射缓冲器存储通过对映射数据进行压缩生成的经压缩映射数据。处理器控制映射表缓冲器和压缩映射缓冲器的操作。
- 存储器数据采集装置-201822140151.3
- 路和超;彭新平;董晓伟;宋杰;虞源杰 - 杭州旗捷科技有限公司
- 2018-12-19 - 2019-07-23 - G11C8/06
- 本实用新型涉及一种存储器数据采集装置包括：控制模块以及驱动电源模块；所述控制模块，用于通过第一触点向所述驱动电源模块传输读取信号；还用于通过第二触点向所述存储器传输选址信号；所述驱动电源模块，用于根据读取信号生成驱动电源，并将驱动电源传输至所述存储器，以使所述存储器根据选址信号向驱动电源模块反馈相应地址中存储的信息。通过驱动电源模块生成的驱动电源，使存储器数据采集装置能够准确的采集到原芯片的验证数据。进一步的使写入读取到的验证数据的替换芯片能够被相应的设备认证通过。
- 半导体器件和用于进行训练操作的半导体系统-201410367088.0
- 高福林 - 爱思开海力士有限公司
- 2014-07-29 - 2018-10-30 - G11C8/06
- 一种半导体器件包括标志信号发生器、参考电压发生器和第一缓冲器。标志信号发生器响应于内部命令和信息码而产生标志信号。参考电压发生器响应于标志信号而接收设定码，且产生具有根据设定码调节的电压电平的参考电压。第一缓冲器响应于参考电压而对外部信号进行缓冲以产生内部信号以及响应于标志信号而产生校验码。
- 半导体器件和包括其的半导体系统-201410208692.9
- 高福林 - 爱思开海力士有限公司
- 2014-05-16 - 2018-10-09 - G11C8/06
- 半导体器件包括命令发生器、信息信号储存单元、终止信号发生器和代码发生器。命令发生器从外部命令信号中产生模式寄存器写入命令信号、开始命令信号和终止信号。信息信号储存单元从外部命令信号中提取信息信号，以储存所述信息信号并输出所述信息信号。终止信号发生器响应于所述信息信号而产生终止信号。代码发生器产生代码信号以控制控制信号的时序。
- 存储器模块及包含其的存储系统-201810003964.X
- 郑钟濠 - 爱思开海力士有限公司
- 2018-01-03 - 2018-09-25 - G11C8/06
- 一种存储器模块包括：多个存储器件；多个数据缓冲器，其适用于接收从存储器控制器传送的写入数据，并将读取数据传送到存储器控制器；以及模块控制器，其适用于：在存储器控制器的控制下控制多个存储器件和多个数据缓冲器，以及在读取操作期间，在将控制信号延迟第一列地址选通(CAS)延时值与第二CAS延时值之间的差值之后，通过缓冲器通信总线将一个或更多个控制信号传送到多个数据缓冲器，该第一列地址选通(CAS)延时值为存储器模块的设置值，该第二CAS延时值为多个数据缓冲器的设置值。
- 用于存储器的除法运算-201480067273.6
- 凯尔·B·惠勒 - 美光科技公司
- 2014-11-04 - 2018-06-26 - G11C8/06
- 本发明的实例提供用于执行存储器中的除法运算的设备及方法。实例设备包括：第一地址空间，其包括耦合到感测线及第一数目个选择线的第一数目个存储器单元，其中所述第一地址空间存储被除数值。第二地址空间包括耦合到所述感测线及第二数目个选择线的第二数目个存储器单元，其中所述第二地址空间存储除数值。第三地址空间包括耦合到所述感测线及第三数目个选择线的第三数目个存储器单元，其中所述第三地址空间存储余数值。感测电路可经配置以接收所述被除数值及所述除数值，将所述被除数值除以所述除数值，且将余数结果存储于所述第三数目个存储器单元中。
- 存储系统及其操作方法-201610323169.X
- 边谕俊 - 爱思开海力士有限公司
- 2016-05-16 - 2017-05-03 - G11C8/06
- 一种存储系统可以包括存储器件，包括多个存储块；以及控制器，包括控制器缓冲器。控制器可以适用于基于命令数据中所包括的背景信息而将与从主机接收的命令相对应的命令数据储存在所述多个存储块所包括的存储器缓冲器中或者储存在控制器缓冲器中。
- 检测多端口存储器中的写干扰-201410817537.7
- 欧图尔·卡图契 - 台湾积体电路制造股份有限公司
- 2014-12-24 - 2015-10-28 - G11C8/06
- 本发明提供了一种电路，包括存储器单元、第一电路和第二电路。存储器单元具有第一控制线和第二控制线。第一控制线承载第一控制信号。第二控制线承载第二控制信号。第一电路与第一控制线、第二控制线和一节点连接。第二电路与该节点连接，并且被配置为接收第一时钟信号和第二时钟信号。基于第一控制信号、第二控制信号、第一时钟信号和第二时钟信号，第一电路和第二电路被配置为生成该节点处的节点信号。节点信号的逻辑值指示存储器单元的写干扰状态。本发明还提供了一种形成电路的方法。
- 存储器接口装置以及集成电路装置-201320685722.6
- 王大伟 - 颖飞公司
- 2013-10-31 - 2015-10-07 - G11C8/06
- 本实用新型公开了存储器接口装置以及集成电路装置。其中提供一种存储器接口装置，该装置具有地址输入端，用于从主机控制器的地址流中接收地址信息。装置具有地址输出端，用于驱动地址信息，并且被耦接至多个存储器装置。装置具有地址匹配表，包括与备用存储器位置相对应的至少一个修正地址。装置具有控制模块，用于在运行时操作期间，确定来自被耦接至主机控制器的地址命令总线的地址流中的地址信息。所述控制模块用于比较该地址流中的每个地址，并且确定每个地址是否与存储在地址匹配表中的地址匹配从而识别不良地址，以及采用备用存储器位置的修正地址替代所述不良地址。该装置具有多路复用器，耦接至所述地址输入端和所述地址输出端。
- 驱动电路和检测装置-201420357647.5
- 陈加敏;陆英 - 施耐德电气工业公司
- 2014-06-30 - 2014-11-12 - G11C8/06
- 本公开的实施方式提供一种驱动电路和包含其的检测装置。该驱动电路包括：EMI端口；脉冲延时电路，脉冲延时电路被配置成与EMI端口相连接，以对EMI端口输出的脉冲信号进行延时；开关晶体管，开关晶体管被配置成与脉冲延时电路的输出端相连，并且响应于脉冲延时电路的输出端的高电平而接通；以及负载，负载被配置成与开关晶体管相连，并且响应于开关晶体管的接通而被驱动。根据本公开的实施例的驱动电路，在不利用芯片的GPIO的情况下，也能够有效地驱动负载，并且能够通过检测与芯片的EMI端口相连的负载是否被驱动而有效地检测芯片的运行状态。
- 置换规则配置简洁的通用置换电路结构-201410347018.9
- 敖天勇;向兵;吴永辉 - 河南大学
- 2014-07-21 - 2014-10-29 - G11C8/06
- 本发明公开了一种置换规则配置简洁的通用置换电路结构，包括控制模块、置换规则寄存器模块、源寄存器模块、n选1多路选择器、结果寄存器模块，控制模块的三个写使能控制信号端分别连接源寄存器模块、结果寄存器模块和置换规则寄存器模块的写使能控制信号接收端，控制模块的移位模式控制信号输出端连接置换规则寄存器模块的通道选择输入端；源寄存器模块的n个数据输出端对应连接n选1多路选择器的n个输入通道端口，n选1多路选择器的输出通道端口连接结果寄存器模块的数据输入端；置换规则寄存器模块的置换信息输出端分别连接n选1多路选择器的通道选择输入端和置换规则寄存器模块的循环移位数据输入端。
- 一种基于非字线分割的存储器多位翻转的显示方法-201310213585.0
- 杨献;刘海南;王雷;蒋见花;黑勇;周玉梅 - 中国科学院微电子研究所
- 2013-05-31 - 2013-10-09 - G11C8/06
- 本发明公开了一种基于非字线分割的存储器多位翻转的显示方法，包括：选择粒子流速以及测试时间；FPGA板向存储器注入测试激励，存储器将反馈得到的数据通过串口回传到PC机；以及在PC机上通过LabView编程实现实时动态图形界面，显示存储器中所发生多位翻转的位置。利用本发明，能让测试人员实时、直观地了解多位翻转所发的位置，便于测试人员及时对实验进行调整，从而获得更有价值的实验数据。
- 一种多通道实时直读存储器结构-201120495388.9
- 郭章其;田晓红;冒鑫 - 百利通科技（扬州）有限公司
- 2011-12-02 - 2012-07-11 - G11C8/06
- 本实用新型公开了一种多通道实时直读存储器结构，包括：存储器由第一通道存储器和差异寄存器组组成；与存储器连接的分时复用控制器，该分时复用控制器包括一个状态机和一组缓冲数据寄存器；与分时复用控制器连接的包括第一通道的多个通道控制器，所述状态机控制各通道以时间片轮转，所述缓冲数据寄存器用于对各通道的数据缓冲，所述第一存储器用于存储第一通道的完整存储数据，所述差异寄存器组用于存储排除第一通道的多个通道中其它通道与第一通道差异的存储数据。采用上述提出的多通道实时直接访问存储器技术方案，避免了存储器重复存储相同数据造成存储空间的资源浪费，各个通道在不同的时间片中访问存储器，提高了集成电路的效率。
- 非易失性半导体存储器装置-200880124789.4
- 金镇祺;D·A·哈蒙德 - 莫塞德技术公司
- 2008-12-16 - 2010-12-08 - G11C8/06
- 本发明披露具有非二的次幂存储容量的非易失性存储器装置。该非易失性存储器装置包括至少一个平面。该平面包括多个块，每个块分为多个页面，并且每个块沿着第一维度由用于保存数据的第一数量的存储器单元限定，并且沿着第二维度由用于保存数据的第二数量的存储器单元限定。非易失性存储器具有和平面中的存储器单元的总数成比例相关的非二的次幂容量。非易失性存储器还包括多个行译码器。对于页面数量和行译码器数量在存储器装置中存在至少大体一对一的关系。每个行译码器配置为利于在存储器装置的相关页面上进行读出操作。
- 专利分类
