[发明专利]用于产生具有dV/dt可控性的IGBT的方法

摘要

一种加工功率半导体器件（1）的方法（2）包括：提供具有第一导电类型的漂移区（100）的半导体本体（10）；创建（20）多个沟槽（14、15、16），其中该沟槽（14、15、16）沿着垂直方向（Z）延伸到半导体本体（10）中并且沿着第一横向方向（X）彼此邻近布置；在半导体本体（10）处提供（22）掩模布置（30），其中该掩模布置（30）具有根据其来使沟槽（14、15、16）中的一些暴露的横向结构（301）并且该沟槽（14、15、16）中的至少一个被掩模布置（30）覆盖；使半导体本体（10）和掩模布置（30）经受（24）掺杂剂材料提供步骤，由此在被暴露的沟槽（14、15、16）的底部下面创建与第一导电类型互补的第二导电类型的多个掺杂区（1059）；移除（26）掩模布置（30）；使半导体本体（10）经受（28）温度退火步骤，由此促使多个掺杂区（1059）平行于第一横向方向（X）延伸以便重叠并形成邻近被暴露的沟槽（14、15、16）的底部的第二导电类型的势垒区（105）。

主权项

1.一种加工功率半导体器件（1）的方法（2），包括：‑ 提供具有第一导电类型的漂移区（100）的半导体本体（10）；‑ 创建（20）多个沟槽（14、15、16），其中该沟槽（14、15、16）沿着垂直方向（Z）延伸到半导体本体（10）中并且沿着第一横向方向（X）彼此邻近布置；‑ 在半导体本体（10）处提供（22）掩模布置（30），其中该掩模布置（30）具有根据其来使沟槽（14、15、16）中的一些暴露的横向结构（301）并且该沟槽（14、15、16）中的至少一个沿着第一横向方向被掩模布置（30）覆盖；‑ 使半导体本体（10）和掩模布置（30）经受（24）掺杂剂材料提供步骤，由此在被暴露的沟槽（14、15、16）的底部下面创建与第一导电类型互补的第二导电类型的多个掺杂区（1059）；‑ 移除（26）掩模布置（30）；‑ 使半导体本体（10）经受（28）温度退火步骤，由此促使多个掺杂区（1059）平行于第一横向方向（X）延伸以便重叠并形成邻近被暴露的沟槽（14、15、16）的底部的第二导电类型的势垒区（105）。