[发明专利]包括电容器结构的半导体器件及制造其的方法在审

专利信息
申请号: 201811086216.9 申请日: 2018-09-18
公开(公告)号: CN109524400A 公开(公告)日: 2019-03-26
发明(设计)人: 徐英植;赵诚一 申请(专利权)人: 三星电子株式会社
主分类号: H01L27/108 分类号: H01L27/108
代理公司: 北京市柳沈律师事务所 11105 代理人: 张波;翟然
地址: 韩国*** 国省代码: 韩国;KR
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种制造半导体器件的方法包括提供衬底结构。该方法包括形成顺序地堆叠在衬底结构上的下牺牲层、下支撑物层、上牺牲层和上支撑物层。该方法包括在上支撑物层上形成掩模图案、通过使用掩模图案作为蚀刻掩模蚀刻上支撑物层而形成上支撑物图案。该方法包括形成穿透上支撑物图案、上牺牲层、下支撑物层和下牺牲层的凹陷区域、以及去除下牺牲层和上牺牲层。掩模图案在形成上支撑物图案的工艺期间被去除。并且,当形成凹陷区域的工艺结束时,上支撑物图案留下。
搜索关键词: 上支撑 物层 下牺牲层 掩模图案 牺牲层 图案 半导体器件 凹陷区域 衬底结构 下支撑 去除 蚀刻 电容器结构 蚀刻掩模 堆叠 穿透 制造
【主权项】:
1.一种制造半导体器件的方法,所述方法包括:提供衬底结构;形成顺序地堆叠在所述衬底结构上的下牺牲层、下支撑物层、上牺牲层和上支撑物层;在所述上支撑物层上形成掩模图案;通过使用所述掩模图案作为蚀刻掩模蚀刻所述上支撑物层而形成上支撑物图案;形成穿透所述上支撑物图案、所述上牺牲层、所述下支撑物层和所述下牺牲层的凹陷区域;以及去除所述下牺牲层和所述上牺牲层,其中所述掩模图案在形成所述上支撑物图案的工艺期间被去除,以及其中,当形成所述凹陷区域的工艺结束时,所述上支撑物图案留下。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电子株式会社,未经三星电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201811086216.9/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top