[发明专利]包括电容器结构的半导体器件及制造其的方法

说明书

一种制造半导体器件的方法包括提供衬底结构。该方法包括形成顺序地堆叠在衬底结构上的下牺牲层、下支撑物层、上牺牲层和上支撑物层。该方法包括在上支撑物层上形成掩模图案、通过使用掩模图案作为蚀刻掩模蚀刻上支撑物层而形成上支撑物图案。该方法包括形成穿透上支撑物图案、上牺牲层、下支撑物层和下牺牲层的凹陷区域、以及去除下牺牲层和上牺牲层。掩模图案在形成上支撑物图案的工艺期间被去除。并且，当形成凹陷区域的工艺结束时，上支撑物图案留下。

技术领域

本发明构思的示例性实施方式涉及包括电容器结构的半导体器件，更具体地，涉及制造该半导体器件的方法。

背景技术

半导体器件由于其相对小的尺寸、多功能特性和/或相对低的制造成本而可用于电子工业。半导体器件可以分类为存储逻辑数据的半导体存储器件、处理逻辑数据的半导体逻辑器件、以及具有半导体存储器件的功能和半导体逻辑器件的功能两者的混合半导体器件。

相对高速和低电压(例如相对较低功耗)的半导体器件可以被包括在电子器件中。半导体器件可以相对高度集成。半导体器件的可靠性可能在相对高度集成的半导体器件中降低。然而，随着电子工业的发展，已经越来越需要高可靠的半导体器件。

发明内容

本发明构思的一示例性实施方式提供了具有提高的电稳定性的半导体器件。

本发明构思的一示例性实施方式提供了能够减少工艺时间并降低工艺成本的制造半导体器件的方法。

本发明构思的一示例性实施方式提供了能够提高结构稳定性的制造半导体器件的方法。

根据本发明构思的示例性实施方式，一种制造半导体器件的方法包括提供衬底结构。该方法包括形成顺序地堆叠在衬底结构上的下牺牲层、下支撑物层、上牺牲层和上支撑物层。该方法包括在上支撑物层上形成掩模图案、通过使用掩模图案作为蚀刻掩模蚀刻上支撑物层而形成上支撑物图案。该方法包括形成穿透上支撑物图案、上牺牲层、下支撑物层和下牺牲层的凹陷区域、以及去除下牺牲层和上牺牲层。掩模图案在形成上支撑物图案的工艺期间被去除。并且，当形成凹陷区域的工艺结束时，上支撑物图案留下。

根据本发明构思的示例性实施方式，一种制造半导体器件的方法包括提供衬底结构、形成顺序地堆叠在衬底结构上的牺牲层和支撑物层。该方法包括在支撑物层上形成掩模图案、以及通过使用掩模图案作为蚀刻掩模蚀刻支撑物层而形成支撑物图案。该方法包括通过使用支撑物图案作为蚀刻掩模蚀刻牺牲层而形成牺牲图案、以及去除牺牲图案。掩模图案在形成支撑物图案的工艺期间被去除，并且当形成牺牲图案的工艺结束时，支撑物图案留下。

根据本发明构思的示例性实施方式，一种制造半导体器件的方法包括在衬底上方形成第一牺牲层、第一支撑物层、第二牺牲层和多个第二支撑物图案。该方法包括通过使用所述多个第二支撑物图案作为掩模蚀刻第一牺牲层、第一支撑物层和第二牺牲层，以形成多个第一牺牲图案、多个第一支撑物图案和多个第二牺牲图案，其中每个第二支撑物图案的厚度通过所述蚀刻被减小，以及其中所述蚀刻在所述多个第一牺牲图案、所述多个第一支撑物图案、所述多个第二牺牲图案和所述多个第二支撑物图案之间形成多个凹陷区域。该方法包括在所述多个凹陷区域的每个凹陷区域中形成电容器，其中电容器包括第一导电图案、在第一导电图案上的电介质图案和在电介质图案上的第二导电图案，以及其中所述多个第二支撑物图案中的至少两个第二支撑物图案定位为支撑形成在每个凹陷区域中的电容器。并且该方法包括去除所述多个第一牺牲图案和所述多个第二牺牲图案。

附图说明

通过参照附图详细描述本发明构思的示例性实施方式，本发明构思的以上和另外的特征将变得更为明显，附图中：

图1至11是示出根据本发明构思的一示例性实施方式的制造半导体器件的方法的剖视图。

图12和13是示出根据本发明构思的一示例性实施方式的制造半导体器件的方法的剖视图。