[发明专利]一种BCD半导体集成器件有效
申请号: | 201811069367.3 | 申请日: | 2018-09-13 |
公开(公告)号: | CN109216352B | 公开(公告)日: | 2020-10-27 |
发明(设计)人: | 乔明;叶力;朱旭晗;李珂;林祺;张波 | 申请(专利权)人: | 电子科技大学 |
主分类号: | H01L27/06 | 分类号: | H01L27/06;H01L27/12 |
代理公司: | 成都点睛专利代理事务所(普通合伙) 51232 | 代理人: | 敖欢;葛启函 |
地址: | 611731 四川省成*** | 国省代码: | 四川;51 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种BCD半导体集成器件,包括13个器件,13个器件共用一个P型衬底和N型外延层,每一部分之间通过伸入至P型衬底的深P‑sink层及深P‑sink层上方的隔离电极实现器件之间电学隔离,本发明利用低阈值电压MOS管的氧化层介质作为低阈值高压功率LDMOS器件的栅氧化层,将低阈值电压MOS管的表面低浓度阱区设置为低阈值高压功率LDMOS器件的阱区,并将栅电极设置在对称轴处引入JFET的方式使得低阈值电压LDMOS电流路径和承受击穿电压的主要PN结不相同,避免器件因低浓度阱区带来的提前穿通问题,因此,本发明利用BCD工艺平台中的低阈值MOS管和LDMOS,实现了工艺完全兼容的低阈值LDMOS,不需要新增任何工艺菜单和掩膜版。 | ||
搜索关键词: | 一种 bcd 半导体 集成 器件 | ||
【主权项】:
1.一种BCD半导体集成器件,其特征在于包括13个器件,分别为:低阈值nMOS管(101)、低阈值pMOS管(102)、低阈值nLDMOS管(103)、低阈值pLDMOS管(104)、NMOS管(105)、PMOS管(106)、nLDMOS管(107)、pLDMOS管(108)、第一类NPN管(109)、第一类PNP管(110)、第二类NPN管(111)、第二类PNP管(112)、功率二极管(113);13个器件共用一个P型衬底(10)和N型外延层(9),每一部分之间通过伸入至P型衬底(10)的深P‑sink层(12)及深P‑sink层(12)上方的隔离电极(30)实现器件之间电学隔离:低阈值nMOS管(101)包括:在P型衬底(10)上外延形成的N型外延层(9),在N型外延层(9)表面通过离子注入形成的低浓度P阱(4),置于低浓度P阱(4)内部表面重掺杂的两个N型接触(1)和一个P型接触(2),表面起隔离作用的STI氧化层(23),栅氧化层(21)置于半导体表面且将两个N型接触(1)相连,栅电极(31)置于栅氧化层(21)之上,源电极(32)和漏电极(33)分别位于两个N型接触(1)上方,体接触电极(39)置于P型接触(2)之上;低阈值pMOS管(102)包括:在P型衬底(10)上外延形成的N型外延层(9),在N型外延层(9)表面通过离子注入形成的低浓度N阱(3),置于低浓度N阱(3)内部表面重掺杂的两个P型接触(2)和一个N型接触(1),表面起隔离作用的STI氧化层(23),栅氧化层(21)置于半导体表面且将两个P型接触(2)相连,栅电极(31)置于栅氧化层(21)之上,源电极(32)和漏电极(33)分别位于两个P型接触(2)上方,体接触电极(39)置于N型接触(1)之上;低阈值nLDMOS管(103)包括:在P型衬底(10)上外延形成的N型外延层(9),在N型外延层(9)表面通过扩散形成的第二N阱(7),在第二N阱(7)内通过离子注入形成的两个低浓度P阱(4),两个低浓度P阱(4)之间被第二N阱(7)隔开,低浓度P阱(4)内部表面均包含重掺杂的一个N型接触(1)及与之相邻的一个P型接触(2),分别置于第二N阱(7)左右两侧表面的两个N型接触(1),表面起隔离作用的STI氧化层(23),栅氧化层(21)置于半导体表面且将两个N型接触(1)相连,栅电极(31)置于栅氧化层(21)之上,源电极(32)位于低浓度P阱表面的N型接触(1)及与之相邻的P型接触(2)上方将其短接,漏电极(33)位于第二N阱(7)的N型接触(1)的表面;低阈值pLDMOS管(104)包括:在P型衬底(10)上外延形成的N型外延层(9),在N型外延层(9)表面通过扩散形成的第二P阱(8),在第二P阱(8)内通过离子注入形成的两个低浓度N阱(3),两个低浓度N阱(3)之间被第二P阱(8)隔开,低浓度N阱(3)内部表面均包含重掺杂的一个N型接触(1)及与之相邻的一个P型接触(2),分别置于第二P阱(8)左右两侧表面的两个P型接触(2),表面起隔离作用的STI氧化层(23),栅氧化层(21)置于半导体表面且将两个P型接触(2)相连,栅电极(31)置于栅氧化层(21)之上,源电极(32)位于低浓度P阱表面的N型接触(1)及与之相邻的P型接触(2)上方将其短接,漏电极(33)位于第二P阱(8)内的P型接触(2)的表面;NMOS管(105)包括:在P型衬底(10)上外延形成的N型外延层(9),在N型外延层(9)表面通过离子注入形成的第一P阱(6),置于第一P阱(6)内部表面重掺杂的两个N型接触(1)和一个P型接触(2),表面起隔离作用的STI氧化层(23),栅氧化层(21)置于半导体表面且将两个N型接触(1)相连,栅电极(31)置于栅氧化层(21)之上,源电极(32)和漏电极(33)分别位于两个N型接触(1)上方,体接触电极(39)置于P型接触(2)之上;PMOS管(106)包括:在P型衬底(10)上外延形成的N型外延层(9),在N型外延层(9)表面通过离子注入形成的第一N阱(5),置于第一N阱(5)内部表面重掺杂的两个P型接触(2)和一个N型接触(1),表面起隔离作用的STI氧化层(23),栅氧化层(21)置于半导体表面且将两个P型接触(2)相连,栅电极(31)置于栅氧化层(21)之上,源电极(32)和漏电极(33)分别位于两个P型接触(2)上方,体接触电极(39)置于N型接触(1)之上;nLDMOS管(107)包括:在P型衬底(10)上外延形成的N型外延层(9),在N型外延层(9)表面通过扩散形成的第二N阱(7),在第二N阱(7)内中间通过离子注入形成的第一P阱(6),置于第一P阱(6)内部表面重掺杂的两个N型接触(1)及两个N型接触(1)之间的一个P型接触(2),分别置于第二N阱(7)左右两侧表面的两个N型接触(1),表面起隔离作用的STI氧化层(23),两个栅氧化层(21)均置于半导体表面,栅氧化层(21)分别将第一P阱(6)左右两侧的表面覆盖,并覆盖部分N型接触(1)及第二N阱(7)表面,栅电极(31)置于栅氧化层(21)之上,源电极(32)位于第一P阱(6)表面的两个N型接触(1)及两个N型接触(1)之间的一个P型接触(2)上方,并将两个N型接触(1)及其之间的P型接触(2)短接,漏电极(33)位于第二N阱(7)的N型接触(1)的表面;pLDMOS管(108)包括:在P型衬底(10)上外延形成的N型外延层(9),在N型外延层(9)表面通过扩散形成的第二P阱(8),在第二P阱(8)内中间通过离子注入形成的第一N阱(5),置于第一N阱(5)内部表面重掺杂的两个P型接触(2)及两个P型接触(2)之间的一个N型接触(1),分别置于第二P阱(8)左右两侧表面的两个P型接触(2),表面起隔离作用的STI氧化层(23),两个栅氧化层(21)均置于半导体表面,栅氧化层(21)分别将第一N阱(5)左右两侧的表面覆盖并覆盖部分P型接触(2)及第二P阱(8)表面,栅电极(31)置于栅氧化层(21)之上,源电极(32)位于第一N阱(5)表面的两个P型接触(2)及两个P型接触(2)之间的一个N型接触(1)上方,并将两个P型接触(2)及其之间的一个N型接触(1)短接,漏电极位于第二P阱(8)的P型接触(2)的表面;第一类NPN管(109)包括:在P型衬底(10)上外延形成的N型外延层(9),在N型外延层(9)表面通过扩散形成的第二N阱(7),在第二N阱(7)内中间通过离子注入形成的第一P阱(6),置于第一P阱(6)内部表面重掺杂的一个N型接触(1)及与之介质隔离的P型接触(2),置于第二N阱(7)内部表面重掺杂的一个N型接触(1),表面起隔离作用的STI氧化层(23),置于第一P阱(6)内N型接触(1)表面的发射极(38),置于第一P阱(6)内P型接触(2)表面的基极(36),置于第二N阱(7)内N型接触(1)表面的集电极(37);第一类PNP管(110)包括:在P型衬底(10)上外延形成的N型外延层(9),在N型外延层(9)表面通过扩散形成的第二P阱(8),在第二P阱(8)内中间通过离子注入形成的第一N阱(5),置于第一N阱(5)内部表面重掺杂的一个N型接触(1)及与之介质隔离的P型接触(2),置于第二P阱(8)内部表面重掺杂的一个P型接触(2),表面起隔离作用的STI氧化层(23),置于第一N阱(5)内P型接触(2)表面的发射极(38),置于第一N阱(5)内N型接触(1)表面的基极(36),置于第二P阱(8)内P型接触(2)表面的集电极(37);第二类NPN管(111)包括:在P型衬底(10)上外延形成的N型外延层(9),在N型外延层(9)表面通过扩散形成的第二N阱(7),在第二N阱(7)内中间通过离子注入形成的低浓度P阱(4),置于低浓度P阱(4)内部表面重掺杂的一个N型接触(1)及与之介质隔离的P型接触(2),置于第二N阱(7)内部表面重掺杂的一个N型接触(1),表面起隔离作用的STI氧化层(23),置于低浓度P阱(4)内N型接触(1)表面的发射极(38),置于低浓度P阱(4)内P型接触(2)表面的基极(36),置于第二N阱(7)内N型接触(1)表面的集电极(37);第二类PNP管(112)包括:在P型衬底(10)上外延形成的N型外延层(9),在N型外延层(9)表面通过扩散形成的第二P阱(8),在第二P阱(8)内中间通过离子注入形成的低浓度N阱(3),置于低浓度N阱(3)内部表面重掺杂的一个N型接触(1)及与之介质隔离的P型接触(2),置于第二P阱(8)内部表面重掺杂的一个P型接触(2),表面起隔离作用的STI氧化层(23),置于低浓度N阱(3)内P型接触(2)表面的发射极(38),置于低浓度N阱(3)内N型接触(1)表面的基极(36),置于第二P阱(8)内P型接触(2)表面的集电极(37);功率二极管(113)包括:在P型衬底(10)上外延形成的N型外延层(9),在N型外延层(9)表面通过扩散形成的第二P阱(8),置于第二P阱(8)内部表面重掺杂的一个N型接触(1)及与之介质隔离的P型接触(2),表面起隔离作用的STI氧化层(23),置于N型接触(1)表面的阴极(35)和置于P型接触(2)表面的阳极(34)。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于电子科技大学,未经电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201811069367.3/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的