[发明专利]一种在FPGA上实现缓存数据的系统及方法

摘要

本发明公开了一种在现场可编程门阵列(FPGA)上实现缓存数据的系统及方法，采用两级缓存单元，使得DRAM中缓存的数据在DDR Controller的控制下，先对应存储地址缓存在第二级缓存单元中，第一级缓存单元经过根据CNN计算单元在一个以上的时钟周期所需数据的存储地址仲裁计算，将对应存储地址的数据从第二级缓存单元中提取，并采用数据先进先出队列方式缓存，CNN计算单元直接从数据先进先出队列中将一个时钟或一个以上周期所需数据提取，并进行CNN计算。本发明实施例有效提升了FPGA中的CNN计算单元的读写数据带宽，提高读写数据的速度。

主权项

1.一种在现场可编程门阵列上实现缓存数据的系统，其特征在于，包括：双倍速率同步动态随机存储器DDR控制器、第一级缓存单元、第二级缓存单元及卷积神经网络CNN计算单元，其中，DDR控制器，用于控制将从动态随机存取存储器DRAM中的数据发送给第二级缓存单元；第二级缓存单元，用于在DDR控制器的控制下，将来自于DRAM的数据对应于存储地址进行缓存；第一级缓存单元，用于根据CNN计算单元在一个以上时钟周期内所需数据对应的存储地址，从第二级缓存单元中获取对应所述存储地址的数据，缓存在设置的数据先进先出队列中；CNN计算单元，用于从第一级缓存单元中的数据先进先出队列中按顺序提取一个以上时钟周期内所需数据，进行计算。