[发明专利]一种在FPGA上实现缓存数据的系统及方法

权利要求书

1.一种在现场可编程门阵列上实现缓存数据的系统，其特征在于，包括：双倍速率同步动态随机存储器DDR控制器、第一级缓存单元、第二级缓存单元及卷积神经网络CNN计算单元，其中，

DDR控制器，用于控制将从动态随机存取存储器DRAM中的数据发送给第二级缓存单元；

第二级缓存单元，用于在DDR控制器的控制下，将来自于DRAM的数据对应于存储地址进行缓存；

第一级缓存单元，用于根据CNN计算单元在一个以上时钟周期内所需数据对应的存储地址，从第二级缓存单元中获取对应所述存储地址的数据，缓存在设置的数据先进先出队列中；

CNN计算单元，用于从第一级缓存单元中的数据先进先出队列中按顺序提取一个以上时钟周期内所需数据，进行计算；

所述第一级缓存单元，还包括：存储地址计算模块、存储地址先进先出队列、仲裁器及数据先进先出队列，其中，

存储地址计算单元，用于获取CNN计算单元在一个以上时钟周期内所需数据对应的存储地址，计算得到先后顺序，缓存到存储地址先进先出队列中；

存储地址先进先出队列，用于按照先后顺序缓存CNN计算单元在一个以上时钟周期内所需数据对应的存储地址；

仲裁器，用于从存储地址先进先出队列读取CNN计算单元在一个以上时钟周期内所需数据对应的存储地址，判别后将第二级缓存单元中与对应地址匹配的数据，缓存在数据先进先出队列中；

数据先进先出队列，用于按照先后顺序缓存CNN计算单元在一个以上时钟周期内所需数据，并按照先后顺序将CNN计算单元在一个以上时钟周期内所需数据发送给CNN计算单元。

2.如权利要求1所述的系统，其特征在于，所述CNN计算单元在一个以上时钟周期内所需数据为CNN计算单元在一个时钟周期内所需数据，或者在多个时钟周期内所需数据。

3.如权利要求1所述的系统，其特征在于，所述第二级缓存单元包括两个第二级子缓存单元，将来自于DRAM的数据对应于存储地址进行缓存时进行乒乓切换缓存。

4.一种在现场可编程门阵列上实现缓存数据的方法，其特征在于，在FPGA的DDR控制器与CNN计算单元之间设置第一级缓存单元及第二级缓存单元，包括：

在DDR控制器的控制下，将从DRAM中的数据对应于存储地址缓存到设置的第二级缓存单元中；

第一级缓存单元根据CNN计算单元在一个以上时钟周期内所需数据对应的存储地址，从第二级缓存单元中获取对应所述存储地址的数据，缓存在设置的数据先进先出队列中；

CNN计算单元从第一级缓存单元中的数据先进先出队列中按顺序提取一个以上时钟周期内所需数据，进行计算；

所述第一级缓存单元基于CNN计算单元在一个以上时钟周期内所需数据对应的存储地址，从第二级缓存单元中获取对应所述存储地址的数据，缓存在设置的数据先进先出队列中的过程为：

获取CNN计算单元在一个以上时钟周期内所需数据对应的存储地址，计算得到先后顺序，缓存到设置的存储地址先进先出队列中；

从存储地址先进先出队列读取CNN计算单元在一个以上时钟周期内所需数据对应的存储地址，判别后将第二级缓存单元中与对应地址匹配的数据，缓存在数据先进先出队列中。

5.如权利要求4所述的方法，其特征在于，所述在一个以上时钟周期内所需数据可以为一个时钟周期，或者为一个以上时钟周期。

6.如权利要求4所述的方法，其特征在于，所述第一级缓存单元包括两个第二级子缓存单元，将来自于DRAM的数据对应于存储地址进行缓存时进行乒乓切换缓存。