[发明专利]具有垂直结构电容元件的集成电路及其制造方法有效
申请号: | 201810981962.8 | 申请日: | 2018-08-27 |
公开(公告)号: | CN109427796B | 公开(公告)日: | 2023-05-12 |
发明(设计)人: | A·马扎基;A·雷尼耶;S·尼埃尔;Q·休伯特;T·卡鲍特 | 申请(专利权)人: | 意法半导体(克洛尔2)公司;意法半导体(鲁塞)公司 |
主分类号: | H10B41/30 | 分类号: | H10B41/30;H01L23/64 |
代理公司: | 北京市金杜律师事务所 11256 | 代理人: | 王茂华 |
地址: | 法国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本公开的实施例涉及具有垂直结构电容元件的集成电路及其制造方法。电容元件包括从第一侧垂直延伸到阱中的沟槽。沟槽填充有包覆有绝缘包层的导电中心部分。电容元件还包括:第一导电层,覆盖位于第一侧上的第一绝缘层;以及第二导电层,覆盖位于第一导电层上的第二绝缘层。导电中心部分和第一导电层电连接以形成电容元件的第一电极。第二导电层和阱电连接以形成电容元件的第二电极。绝缘包层、第一绝缘层和第二绝缘层形成电容元件的介电区域。 | ||
搜索关键词: | 具有 垂直 结构 电容 元件 集成电路 及其 制造 方法 | ||
【主权项】:
1.一种集成电路,包括:半导体衬底,包含掺杂有第一导电类型的至少一个半导体阱;电容元件,包括:至少一个沟槽,从所述半导体衬底的第一侧垂直延伸到所述至少一个半导体阱中,所述至少一个沟槽包括包覆有绝缘包层的导电中心部分;第一导电层,覆盖位于所述第一侧上的第一绝缘层;和第二导电层,覆盖位于所述第一导电层上的第二绝缘层;其中所述导电中心部分和所述第一导电层电耦合以形成所述电容元件的第一电极;其中所述第二导电层和所述至少一个半导体阱电耦合以形成所述电容元件的第二电极;和其中所述绝缘包层、所述第一绝缘层和所述第二绝缘层形成所述电容元件的介电区域。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于意法半导体(克洛尔2)公司;意法半导体(鲁塞)公司,未经意法半导体(克洛尔2)公司;意法半导体(鲁塞)公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201810981962.8/,转载请声明来源钻瓜专利网。