[发明专利]芯片扫频系统和方法在审
| 申请号： | 201810520995.2 | 申请日： | 2018-05-28 |
| 公开（公告）号： | CN108983069A | 公开（公告）日： | 2018-12-11 |
| 发明（设计）人： | 张渠;杨存永;詹克团 | 申请（专利权）人： | 北京比特大陆科技有限公司 |
| 主分类号： | G01R31/28 | 分类号： | G01R31/28 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 100192 北京*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明实施例提出一种芯片扫频系统和方法，通过时钟分频模块输出不同频率的多组时钟信号对芯片中的多个芯片内核进行工作频率的扫频测试，确定每个芯片内核的最高工作频率，当芯片工作时向每个芯片内核输入其对应的最高工作频率的时钟信号，从而保证了每个芯片内核都工作在最高工作频率。本发明实施例使得芯片的算力最大化，提高了芯片的资源利用率。 | ||
| 搜索关键词： | 芯片 工作频率 芯片内核 扫频系统 时钟分频模块 资源利用率 组时钟信号 时钟信号 最大化 扫频 测试 输出 保证 | ||
【主权项】：
1.一种芯片扫频系统，其特征在于，包括：芯片，其包括PLL锁相回路、时钟分频模块和多个芯片内核；控制模块，耦接至所述芯片，用于向所述芯片的PLL锁相回路输入参考时钟信号，控制对所述多个芯片内核进行工作频率的扫频测试；其中，所述时钟分频模块耦接至所述PLL锁相回路，用于输出不同频率的多组时钟信号，对所述多个芯片内核进行工作频率的扫频测试；所述控制模块还用于检测对所述多个芯片内核的扫频测试结果，分别记录所述多个芯片内核的最高工作频率，并在所述芯片工作时，控制向所述多个芯片内核分别发送其对应的最高工作频率的时钟信号，使得所述多个芯片内核工作在最高工作频率。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京比特大陆科技有限公司，未经北京比特大陆科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810520995.2/，转载请声明来源钻瓜专利网。
- 上一篇：直流激励下板内连接型间歇故障测试方法
- 下一篇：一种电路板的检测系统
